Сигнальные процессоры. Аксенов В.П. - 33 стр.

требляемая от источника питания, достигает максимума 90мВТ при выполне-
нии процессором программы из встроенной памяти и не превышает 1 мВТ в
режиме пониженного энергопотребления. Переход в «спящий» режим может
осуществляться аппаратно или программно.
     Структура процессора ориентирована на выполнение наиболее часто
встречающихся операций при цифровой обработке за один цикл. Типовой опе-
рацией различных алгоритмов цифровых процессоров обработки сигналов яв-
ляется суммирование произведений. Для этого процессору необходимо извлечь
из памяти два операнда (например, коэффициент фильтра и один отсчет масси-
ва данных), перемножить их и суммировать результат с предыдущим произве-
дением.
     При обращении к отдельному устройству в программах на языке ассемб-
лера используется одна или несколько переменных, хранящихся в регистрах
процессора. Имя регистра определяет не только конкретное устройство, но и
закрепленную за ним функцию. В генераторах адреса DAG1 и DAG2 четыре
индексных регистра I содержат адреса ячеек памяти, регистры М – шаг увели-
чения адреса, L – длину циклического буфера.
     Данные, поступающие на входы АЛУ и МАС для выполнения арифмети-
ческих или логических операций, должны храниться в одном или нескольких
регистрах АХ0, АХ1, МХ0, МХ1, АY0, АY1, МY0, МY1. Результат выполнен-
ной операции хранится в регистрах AR, AF, MR, MF. Признаки результата опе-
рации, выполненной АЛУ и МАС, процессор автоматически заносит в регистр
ASTAT (табл. 2). Процессор установит бит AZ (AZ=1), если результат нулевой,
и сбросит бит (AZ=0) в противном случае. Бит AN=1, если после выполнения
текущей команды получено отрицательное число. Бит MV устанавливается в
том случае, если произошло переполнение 40-разрядного числа МАС.
     Регистр режима работы MSTAT содержит 4 бита управления переключе-
нием регистров вычислительных блоков, бит-реверсивной адресацией генера-




                                     33