Составители:
Простая функциональная схема контроллера на рис.3.5 для
параллельного ВВ отличается от общей схемы на рис.3.2 тем, что в ней можно
использовать один адресуемый регистр для входных и выходных данных (порт
А1) и одноразрядный адресуемый регистр состояния и управления (регистр
А2).
"Дан
ные
прин
"Данные
от ВУ
готовы"
"Выходн
ые
данные
Рис. 3.5. Функциональная схема контроллера ВУ для параллельной передачи
данных (штриховые стрелки для режима ввода)
Шин
“Готовость
ВУ”
Да
нны
е
Системный интерфейс
“Вывод”
“Ввод”
Шина
данных
Приказ
ВУ
или
вх
од
ны
е
Состояние
ВУ или
вх
од
ны
е
Управление обме-
ном с
регистрами
контролле
Приемопе-
редатчики
шины
данных
Прием
ники
шины
Логика
управле-
ния
Регистр состоя-
ния и управления
Регистр
R1
R2
Рассмотрим как такой простой контроллер осуществляет вывод данных
на ВУ. Регистр А2 служит для формирования в шине связи контроллера с ВУ
управляющего сигнала "Выходные данные готовы" и приема из ВУ
управляющего сигнала "Данные приняты". Очередной байт данных с шины
данных системного интерфейса записывается в порт А1 и одновременно в
регистр А2 записывается логическая единица. Тем самым формируется
управляющий сигнал "Выходные данные готовы" в шине связи с ВУ.
ВУ, приняв байт данных, управляющим сигналом "Данные приняты"
обнуляет регистр А2. При этом вырабатывается управляющий сигнал
системного интерфейса "Готовность ВУ", а в соответствии с программой
асинхронного обмена признак готовности ВУ к обмену передается в процессор
по соответствующей линии шины данных системного интерфейса посредством
стандартной операции ввода. Логика управления контроллера принимает
управляющие сигналы системного интерфейса, выполняет адресную селекцию
регистров контроллера и вырабатывает управляющий сигнал системного
интерфейса "Готовность ВУ". Таким образом, алгоритм асинхронного
параллельного вывода данных можно представить следующим образом:
Страницы
- « первая
- ‹ предыдущая
- …
- 52
- 53
- 54
- 55
- 56
- …
- следующая ›
- последняя »
