Составители:
SYNC – сигнал синхронизации (напряжение H-уровня указывает на
начало каждого машинного цикла);
RESET – сигнал сброса (устанавливает счетчик команд в нуль,
сбрасывает триггеры разрешения прерывания и захвата шин).
Длительность машинного такта равна периоду следования тактовых
импульсов CKL1 и CLK2, задаваемому генератором CLG, а длительность
машинного цикла составляет от трех до
пяти машинных тактов.
D(7 – 0)
CLK1
CLK1
Рис. 1.2
К589ИР12
КР580ИК80А
CLG
INTA
WO
STACK
HLTA
OUT
M1
INP
MEMR
Операции, выполняемые МП в
машинном цикле, характеризуются 8-
разрядным словом (байтом) состояния
процессора. Байт состояния выдается на
шину данных в такте Т2 каждого
машинного цикла. На рис.1.2 приведен
пример фиксации слова состояния с
помощью многорежимного буферного
регистра К589ИР12.
Таблица1.1. Сигналы состояния процессора
Обозначе-
ние сигнала
Разряд
ШД
Назначение сигнала
INTA D0 Подтверждение прерывания; используется для стробирования при
приеме команды RST в МП из схемы прерывания
WO D1 Запись; L-уровень сигнала указывает на запись данных из ЗУ или ВУ;
H-уровень сигнала – запись в микропроцессор
STACK D2 Стек; H-уровень сигнала указывает, что на шине адреса установлено
содержимое SP
HLTA D3 Подтверждение останова; H-уровень сигнала указывает на переход МП
в состояние останова
OUT D4 Вывод; H-уровень сигнала указывает, что на шине адреса установлен
код ВУ и можно вывести данные из МП по сигналу DBIN=1
M1 D5 H-уровень сигнала указывает, что МП принимает первый байт
команды
INP D6 Ввод; H-уровень сигнала указывает, что на шине адреса установлен
код ВУ и можно ввести данные в МП по сигналу DBIN=1
MEMR D7 Чтение; H-уровень сигнала указывает, что осуществляется чтение
содержимого ЗУ по адресу, установленному на шине адреса
В табл.1.1 приведены сигналы состояния процессора, а в табл.1.2 –
разновидности машинных циклов.
6
Страницы
- « первая
- ‹ предыдущая
- …
- 4
- 5
- 6
- 7
- 8
- …
- следующая ›
- последняя »