ВУЗ:
Составители:
Рубрика:
Полное описание маршрута проектирования СБИС включает в себя следующие процедуры. 1 Про-
верка корректности исходного алгоритма функционирования СБИС и формирование абстрактного опи-
сания проекта. 2 Выбор базовой технологии и типов функциональных блоков (регистры, сумматоры,
мультиплексоры и т.п.) из библиотеки функциональных компонентов. 3 Составление расписания опера-
ций, т.е. распределение операций по временным тактам и функциональным блокам; определение типов
операционных блоков (комбинационные, последовательностные) и исходных данных для синтеза
управляющих блоков. 4 Синтез схем операционных и управляющих блоков; верификации выбранного
решения, представленного на уровне RTL. 5 Разработка логических схем путем перевода RTL-модели в
модель вентильного уровня с помощью компиляторов логики и библиотек логических элементов; опти-
мизация и верификация логических схем. 6 Синтез схем тестирования и тестовых наборов. 7 Конструк-
торско-технологи-ческое проектирование (планирование кристалла, размещение компонентов и трасси-
ровка межсоединений). 8 Верификация динамических параметров схемы с учетом задержек в проведен-
ных межсоединениях.
9 Синтез файлов с управляющей информацией для генераторов изображений.
В современных системах структурного синтеза на функционально-логическом уровне стремятся
получить не просто работоспособное решение, но решение с оптимальным компромиссным удовлетво-
рением требований к площади кристалла, быстродействию, рассеиваемой мощности, а в ряде случаев и
к тестируемости схемы [18].
Формализация процедур структурного синтеза в общем случае затруднительна, поэтому для их эф-
фективного выполнения обычно используют специализированные программы, ориентированные на
ограниченный класс проектируемых схем. Характерные особенности технологии изготовления и
проектирования имеются у микропроцессоров и схем памяти, у заказных и полузаказных СБИС (ASIC –
Application-Specific Integrated Circuits), в том числе у программируемых логических интегральных схем
(ПЛИС). Эти особенности обусловливают различия в методах проектирования схем и требуют их отра-
жения в применяемом математическом и программном обеспечении ECAD.
В качестве ПЛИС широко используют программируемые логические схемы CPLD (Complex Pro-
grammable Logic Device) и программируемые вентильные матрицы FPGA (Field Programmable Gate Ar-
ray).
В случае CPLD для отражения структуры конкретной схемы в инвариантном по отношению к приложе-
нию множестве функциональных ячеек требуется выполнить заключительные технологические опера-
ции металлизации. В случае FPGA программатор по заданной программе просто расплавляет имеющие-
ся перемычки (fuse) или, наоборот, создает их, локально ликвидируя тонкий изолирующий слой
(antifuse). Следовательно, при использовании CPLD и FPGA необходимо с помощью САПР выбрать
систему связей между ячейками программируемого прибора в соответствии с реализуемыми в схеме
Страницы
- « первая
- ‹ предыдущая
- …
- 33
- 34
- 35
- 36
- 37
- …
- следующая ›
- последняя »
