Язык описания электронной аппаратуры VHDL. Берчун Ю.В. - 46 стр.

UptoLike

Составители: 

46
Разница между слабыми и активными состояниями состоит в том, что слабый сигнал
формируется от источников (называемых драйверами), имеющих повышенное выходное со-
противление по сравнению с активными источниками. В этом случае источник, генерирую-
щий активный сигнал, подавляет слабый, если не отключен. Пример элемента, генерирую-
щего слабую единицу, — буфер с открытым коллектором. На выходе у него может быть ак-
тивный ноль, но слабая единица.
При записи программ в VHDL пользователь может априорно задать алфавит моделиро-
вания тех или иных языковых конструкций, определяя тип сигналовот простого двоично-
го, задаваемого как тип
bit (битовый), до девятикомпонентного типа std_logic. В прин-
ципе, пользователь может создавать свои типы с большим или меньшим числом символов
для представления логических данных, или, что то же самое, — числом воспроизводимых в
модели состояний сигналов.
При выборе алфавита (если это допускает система моделирования) следует учитывать,
что расширенный алфавит, обеспечивая во многих случаях большую адекватность модели-
рования, требует
больших затрат машинного времени на проведение сеансов моделирования.
     Разница между слабыми и активными состояниями состоит в том, что слабый сигнал
формируется от источников (называемых драйверами), имеющих повышенное выходное со-
противление по сравнению с активными источниками. В этом случае источник, генерирую-
щий активный сигнал, подавляет слабый, если не отключен. Пример элемента, генерирую-
щего слабую единицу, — буфер с открытым коллектором. На выходе у него может быть ак-
тивный ноль, но слабая единица.
      При записи программ в VHDL пользователь может априорно задать алфавит моделиро-
вания тех или иных языковых конструкций, определяя тип сигналов — от простого двоично-
го, задаваемого как тип bit (битовый), до девятикомпонентного типа std_logic. В прин-
ципе, пользователь может создавать свои типы с большим или меньшим числом символов
для представления логических данных, или, что то же самое, — числом воспроизводимых в
модели состояний сигналов.
     При выборе алфавита (если это допускает система моделирования) следует учитывать,
что расширенный алфавит, обеспечивая во многих случаях большую адекватность модели-
рования, требует больших затрат машинного времени на проведение сеансов моделирования.




                                            46