Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 46 стр.

     Здесь имеет место меньшее количество точек, в которых нужно
разрешать конфликты. Максимально возможная конфигурация системы
(количество подключаемых процессоров) ограничивается числом входов
блоков памяти.

     2.3. Организация коммуникационной среды в системах
с распределённой памятью.

       К настоящему времени разработано множество схем соединения,
осуществляющих связь между произвольными процессорами с помощью
коммуникационной среды из многоступенчатых переключателей, разме-
щенных в log2 n ступенях. В качестве примеров этих схем можно назвать
сеть Омега и n-кубическую (гиперкубическую) сеть.
       Принцип действия п-кубической сети отражен на рис. 2.7, а, а
пример его структурной реализации на многоступенчатом переключателе
показан на рис. 2.7,b. На рисунке представлена система соединения восьми
процессоров. Как видно из рис. 2.7, а, всем процессорам присваиваются
двоичные номера (Xm-1…X1Xo). Процессор с номером (Xm-1 ... X1Xo)
соединяется с т процессорами, для номеров которых расстояние
Хемминга равняется 1. В примере на рис. 2.7, а процессор (000) может
быть соединен с каждым из процессоров с номерами (001), (010) и (100), а
процессор (010) - с любым из процессоров с номерами (011), (000) и (110).
       Рассмотрим теперь передачу данных от исходного процессора (Xm-
1... X1Xo) в процессор-адресат (Ym-1 ... Y1Y0). Сначала сравниваются биты
Xо и Y0 младших разрядов номеров процессоров. При Xо = Y0 данные из
процессора (Xm-1 ... X1Xo), передаются в процессор (Xm-1 ... X1Xo) (на рис.
2.7,а это обозначено знаком 1 в кружке). При Xо = Yо данные не пере-
даются. Далее, в номерах процессоров(Xm-1 ... X1Xo) и (Ym-1…Y1Y0)
сравниваются биты X1 и Y1 и осуществляется аналогичная процедура (на
рис. 2.7,а обозначена индексом 2 в кружке). Этот процесс повторяется со
всеми парами битов до самого старшего разряда; в результате m-кратного
повторения описанной процедуры данные поступают в процессор (Ym-1
...Y1Y0). Путь передачи данных от процессора (000) в процессор (111) на
рис. 2.7,a показан утолщенной линией. Рассмотрим реализацию данного
способа с использованием многоступенчатого переключателя с m
ступенями (log2 n ступеней).




                                    46