Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 63 стр.

прерываний с расширенными возможностями АРIС (АРIС – Аdvanced
Programmable Interrupt Controller)


         Процессор 1          Процессор 2            Процессор 3


       Локальный APIC        Локальный APIC        Локальный APIC




                                                        Шина APIC




                             Системный APIC



                           Внешние сигналы
                             прерываний

         Рис.2.12. Схема прерываний в многопроцессорной системе.

     Внутренние контроллеры прерываний связаны между собой по
специальной АРIC-шине (рис.2.12). Общие внешние запросы прерываний
поступают на системный АРIС - контроллер, который реализован в виде
отдельной микросхемы, разработанной и поставляемой компанией Intel.
Каждый из процессоров содержит локальный АРIС, имеющий две входных
лини LINT 0, LINT 1, на которые поступают локальные запросы
прерывания, обслуживаемые только данным процессором. При работе в
однопроцессорной системе АРIС отключается, и выводы LINT 1-0
используются для подачи запросов немаскируемого NMI и маскируемого
INTR прерываний.
     Общие запросы прерывания поступают на системный АРIС, который
после их анализа выдает соответствующие послания на внутреннюю
АРIС - шину. Эта шина содержит три линии, на одну из которых
(РIССLК) выдается синхросигнал, а две других (РIСD 1-0) служат для
последовательного обмена информацией в процессе организации
обслуживания поступивших запросов. При этом для внешних устройств,
формирующих запросы прерывания, мультипроцессорная система
выглядит как один процессор, а процедура обслуживания запросов




                                63