Проектирование цифровых устройств с помощью языка описания аппаратуры VHDL. Бобрешов А.М - 6 стр.

                                   6
программ. При этом часто возникает потребность спрогнозировать работу
проектируемого устройства совместно с другими устройствами, модель
которых может быть задана в виде HDL-программ. Кроме того, даже если
современная система проектирования рассчитана на традиционный,
схемотехнический подход (например, ORCAD), модели библиотечных
цифровых компонентов чаще всего описываются с помощью HDL-языков.
В силу сказанного многие языки описания аппаратуры включают
конструкции, которые не могут быть синтезированы в виде схемы, а
используются только в процессе моделирования. Например, это касается
работы с файлами, вывода различных сообщений на экран. Большинство
операций, имеющих сложную аппаратную реализацию, тоже не могут
быть синтезированы, например, операции с плавающей точкой и
некоторые другие. То есть нужно представлять, что HDL-языки имеют так
называемое синтезируемое подмножество языка, которое включает те
конструкции, которые могут быть автоматически преобразованы в
электрическую схему.
      Существует два наиболее распространенных универсальных языка
описания аппаратуры – VHDL, который по своим синтаксическим
конструкциям напоминает Паскаль, и Verilog, имеющий некоторое
сходство с языком Си. Это сходство весьма условно, поскольку и VHDL, и
Verilog являются языками структурного описания электрических схем, а не
языками программирования. Остановимся на изучении языка VHDL,
поскольку он имеет большее распространение на территории России.