Электротехника и электроника. Брякин Л.А. - 128 стр.

UptoLike

Составители: 

Данные
Управление
D
EZ
1
выход
Рисунок 4.6
Выходная цепь элемента окажется в третьем состоянии, если на управ-
ляющий вход подаётся уровень логической единицы. То есть отсутствие на
входе EZ кружочка, символа инвертирования, говорит о том, что активным
сигналом по этому входу является единица. А поскольку метка входа E обозна-
чает разрешение (Enable), то единица разрешает Z –состояние.
Если на этом
входе будет уровень нуля, то третье состояние не разреша-
ется, следовательно, разрешается прохождение на выход информации с инфор-
мационного входа, обозначаемого символом D (Date).
Возможное схемное решение одноразрядного магистрального усилителя
на базе ТТЛ предложено на рисунке 4.7. На том же рисунке предложено воз-
можное условное обозначение элемента на принципиальной схеме, если этот
элемент
реализован в виде микросхемы.
Если на входе разрешения E0 (Enable Out, то есть разрешение выхода)
присутствует высокий уровень, то диод VD2 обратно смещён или находится
под напряжением, близким к нулю, т.е. диод VD2 на работу схемы не действу-
ет. При этом состояние выходного сигнала определяется состоянием входного,
а именно
xy = .
                    Данные           1
                                            выход
                                D

                   Управление
                                EZ



                                     Рисунок 4.6


     Выходная цепь элемента окажется в третьем состоянии, если на управ-
ляющий вход подаётся уровень логической единицы. То есть отсутствие на
входе EZ кружочка, символа инвертирования, говорит о том, что активным
сигналом по этому входу является единица. А поскольку метка входа E обозна-
чает разрешение (Enable), то единица разрешает Z –состояние.
     Если на этом входе будет уровень нуля, то третье состояние не разреша-
ется, следовательно, разрешается прохождение на выход информации с инфор-
мационного входа, обозначаемого символом D (Date).
     Возможное схемное решение одноразрядного магистрального усилителя
на базе ТТЛ предложено на рисунке 4.7. На том же рисунке предложено воз-
можное условное обозначение элемента на принципиальной схеме, если этот
элемент реализован в виде микросхемы.
     Если на входе разрешения E0 (Enable Out, то есть разрешение выхода)
присутствует высокий уровень, то диод VD2 обратно смещён или находится
под напряжением, близким к нулю, т.е. диод VD2 на работу схемы не действу-
ет. При этом состояние выходного сигнала определяется состоянием входного,
а именно y = x .