Основы схемотехники цифровых устройств. Конспект лекций. Брякин Л.А. - 71 стр.

     Одноступенчатые триггеры отличаются применением в качестве базового од-
ного асинхронного RS-триггера. В этих триггерах интервал приёма информации
является началом интервала выдачи новой информации на выходе. То есть триггер
сформирует своё новое состояние в выходных цепях во время появления активного
уровня синхросигнала. Всякое изменение состояния информационных входов при
активном уровне синхросигнала нежелательно, если требуется установить триггер в
строго определённое состояние. На время активного синхросигнала триггер как бы
превращается в асинхронный. Если в таком триггере предположить, что входные
сигналы зависят от состояния этого же триггера, то при активном синхросигнале в
триггере может возникнуть паразитная генерация. Логика работы триггера будет
нарушена, схема окажется неработоспособной. Поведение триггера в подобном
случае будет рассмотрено ниже.
     Чтобы исключить паразитную генерацию используют двухступенчатые триг-
геры или триггеры с динамическим управлением.
     В двухступенчатых триггерах по активному уровню синхросигнала происхо-
дит запись информации с информационных входов в первый RS-триггер, а с изме-
нением состояния синхросигнала по пассивному уровню его происходит перепись
принятого первым триггером состояния во второй триггер. Выходами двухступен-
чатого триггера являются выходы второго триггера.


     3.3.2. Одноступенчатый синхронный RS-триггер
Рассмотрим два варианта реализации этого триггера: на элементах И-НЕ и на эле-
ментах ИЛИ-НЕ. Триггеры на элементах И-НЕ легче реализуются при использова-
нии технологии ТТЛ, а на ИЛИ-НЕ проще реализуются при использовании техно-
логии ЭСЛ или МДП.
     Синхронный RS-триггер на элементах И-НЕ строится с использованием
асинхронного RS-триггера на И-НЕ, у которого добавляется входная логика на та-
ких же элементах. Схема триггера и соответствующее ей условное обозначение
синхронного триггера предложены на рисунке 3.14.