Основы схемотехники цифровых устройств. Брякин Л.А. - 100 стр.

      +5B
                                 Q0                Q1               Q2
                         D1                D2               D3
                     J TT              J TT             J TT
         Xсч
                     C                 C                C
                     K                 K                K



            Xсч

            Q0

            Q1

            Q2




     Рис. 4.7. – Суммирующий счётчик на JK-триггерах и временные
     диаграммы его работы
     Предполагается, что JK-триггеры выполнены по технологии ТТЛ. Для того,
чтобы превратить JK-триггеры в асинхронные T-триггеры, на входы J и K следует
подать уровень логической единицы. Для ТТЛ уровень единицы формируется
подключением входов J и K к источнику напряжения 5В через резистор, как это
сделано на схеме. Поскольку триггеры двухступенчатые, выходные триггеры ме-
няют состояния по спадающему фронту сигнала, подаваемого на синхровходы.
Учитывая это, можно проверить правильность предложенных диаграмм. Как и в
предыдущем случае временные диаграммы строятся сначала для Q0, затем для
Q1, потом для Q2. По временным диаграммам можно убедиться, что счётчик
суммирующий.


     4.3.3. Счётчики с параллельным и сквозным переносом
     Анализируя работу суммирующего счётчика, можно заметить, что пере-
ключение разряда с номером i возможно только при наличии в предыдущих раз-