Основы схемотехники цифровых устройств. Брякин Л.А. - 37 стр.

При этом условии в зависимости от сигналов на входах x2, x1, x0 формируется
уровень логического нуля на соответствующем выходе.




         x0          1    DC     0             y0
         x1          2    ИД7    1             y1
         x2          4           2             y2
                                 3             y3
                                 4             y4
         E1                      5             y5
                     &
         E2                      6             y6
                     E
         E3                      7             y7

     Рис. 2.6. - Условное обозначение дешифратора с активными нулями на вы-
     ходах и конъюнктором на входе разрешения работы

     Рассмотрим способ увеличения количества выходов дешифратора. Пусть в
нашем распоряжении имеются полные (число выходов равно 2n при n информа-
ционных входах) дешифраторы типа 2→4 (два входа – четыре выхода). Необхо-
димо построить дешифратор, который имеет 4 информационных входа и 16 выхо-
дов, то есть дешифратор типа 4→16. Пример построения такого дешифратора и
условное обозначение микросхемы, реализующий такой дешифратор, предложе-
ны на рисунке 2.7.
     В зависимости от состояний сигналов x3 и x2 при наличии на входе разре-
шения работы E дешифратора DD1 формируется единица на одном из четырёх
выходов этого дешифратора. Это приводит к тому, что только один из выходных
дешифраторов будет реагировать на комбинацию сигналов на входах x0 и x1.
Только выбранный дешифратор сформирует единицу на одном из своих выходов,
номер которого определяется сигналами x0 и x1. Например, пусть на входах
x3x2x1x0 присутствует число 1011. На входах x3x2 присутствует комбинация 10,
что соответствует в десятичном виде числу 2.