Архитектура микропроцессорной системы. Состав машинных команд и основы программирования микропроцессорной системы на ассемблере. Булатов В.Н. - 67 стр.

память).
           4) Вывод RES подключается к RES — общий сброс
     микропроцессорной системы.
           Итак, по группам сигналов, рассмотренных в пунктах 1) – 4) для
     всех ИФ подключение со стороны системной шины одинаково, за
     исключением контроллера ОЗУ. Как же все-таки микропроцессор
     выбирает одну ИФ из многих? Для этих целей и существует адрес.
     В микропроцессорных системах на базе МП 8086 адресная шина
интерфейса сужена с 20 разрядов (А19...А0) до 10 разрядов (А9...А0).
Дело в том, что число адресуемых элементов интерфейса и в этом
случае велико (210 = 1024), что никогда полностью не реализуется.
Рисунок 9 — Схема подключения ИФ к системной шине
            Так вот, каждая интерфейсная микросхема имеет от одного до трех
      адресных входов (на рисунке 9 — два входа: А1, А0) для адресации
      внутренних элементов интерфейсных ИС.
      Общее свойство — каждая интерфейсная ИС имеет вход CS (CHIP
SET - чип установить).
      CHIP — жаргонное слово в электронике, утвердилось для
обозначения кристалла кремния, в котором выращена ИС. Иногда этот
вход в других ИС обозначается ОЕ (OUT EXTENDED — выход протянуть
(до шины), то есть внутреннюю шину данных интерфейсной схемы
подсоединить к внешней). Следовательно, интерфейсная ИС «слепа» и
«глуха» к системной шине, пока на инверсном входе «- CS» не будет
«0».
            Обычно этот выбор осуществляют с помощью дешифратора
      (дешифратор — набор комбинационных схем И) с инверсными
      выходами, на вход которого подают незадействованные непосредственно
      интерфейсной ИФ старшие разряды адреса. В рассматриваемом примере
      (рисунок 9) нужна была только одна комбинация выбора CS, поэтому
      можно (в данном случае — произвольно) обойтись только одной схемой
      И-НЕ.
      Запишем логическое уравнение выборки ИФ согласно рисунку 9:
      -CS = A9∧A8∧A7∧A6∧A5∧A4∧A3∧A2,
      или
      CS = A9∧A8∧A7∧A6∧A5∧A4∧A3∧A2.
      Но для указания адреса одного из внутренних элемента ИФ такая форма
записи не может быть достаточной. Для этого надо знать, как и какие элементы
ИФ выбираются. Это делается при наличии CS=1 и с помощью логической
функции ИФ: f(A1, A0). Эта функция выборки внутренних элементов ИФ
дается в справочных данных в виде таблицы истинности.
      Пусть, например, ИФ является мультиплексором и имеет
3 восьмиразрядных входа (3 порта) с именами А, В и С и регистр
управления портами с именем RGC. И пусть выбор элементов ИФ
соответствует таблице истинности:
                                                                          67