Электронная и микропроцессорная техника. Чернышев А.Ю - 27 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

27
Таблица 2.2
I
A
I
B
I
S
1I
C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Полусумматор
A
I
=
1
.
.
B
I
&
S
I
C
I
+ 1
A
I
=
1
B
I
&
S
I
C
I
+ 1
1
C
I
+1
C
0
S
I
A
B
Рис. 2.5
Полусумматор
Световые
индикаторы
1 2 4
A
1
B
1
A
B
A
0
A
1
B
0
B
1
+
Полный
сумматор
Рис. 2.6
Полу-
сумматор
S
I
C
I
+1
S
I
C
I
+ 1
C
0
A
B
1
2
A
0
B
0
2.3. Сумматоры
Сумматор – операционный узел ЭВМ, выполняющий арифметиче-
ское суммирование и вычитание кодов
чисел. Сумматор является одним из ос-
новных узлов арифметического устрой-
ства. Правила для поразрядного сложе-
ния двух чисел представлены в табл. 2.2,
где
I
A ,
I
B - одноименные разряды сла-
гаемых;
I
S - сумма;
1I
C - перенос в
старший разряд. Уравнения для суммы и
переноса имеют вид
;BAS
III
III
BAC
1
.
Схема, реализующая эти уравнения, называется
полусумматором, и
может быть выполнена на комбинационной логике (рис. 2.5). Полусум-
матор осуществ-
ляет сложение
только в разряде
единиц. Для дво-
ичного сложения
в
разрядах двоек,
четверок, восьме-
рок и т. д. нужно
использовать
устройство, назы-
ваемое
полным
сумматором
.
Полные суммато-
ры используются
для сложения во
всех двоичных разрядах, за исключением разряда единиц. Они должны
иметь дополни-
тельный
вход пе-
реноса
(
0
C ). Со-
ответ- ствую-
щие бу- левы вы-
ражения для этой
логиче- ской
структу- ры име-

Страницы