Электронная и микропроцессорная техника. Чернышев А.Ю - 54 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

54
шения параллельной загрузки P
E
(вывод 11) необходимо сформировать
короткий импульс (более 40 нс) низкого логического уровня. Записан-
ный по входам 8 ,4 ,2 ,1 DDDD код отображается на выходах 1, 2, 4, 8
(выводы 3, 2, 6, 7) микросхемы. Во время счета на входе P
E
должен
поддерживаться высокий логический уровень.
При выполнении лабораторной работы № 7 используется мини-
блок, в котором выводы предварительной загрузки 8 ,4 ,2 ,1 DDDD и
разрешения загрузки
P
E
не выведены на его переднюю панель. Упро-
щенная схема реверсивного двоичного счетчика, построенная на основе
счетчика КР1533ИЕ7, приведена на рис. 4.8.
Рис. 4.8. Четырехразрядный реверсивный двоичный счетчик
Четырехразрядный реверсивный двоичный счетчик (рис. 4.8) имеет
два раздельных тактовых входа для счета на увеличение 1 и на
уменьшение 1 . Информационные выводы 1, 2, 4, 8 и выводы переноса
информации на увеличение
1
и на уменьшение
1
. Сброс счетчика в
исходное нулевое состояние осуществляется высоким логическим уров-
нем по входу R. Вход сброса R является приоритетным по отношению
ко всем другим входам счетчика.
Режим работы четырехразрядного реверсивного двоичного счет-
чика поясняет табл. 4.4.
Таблица 4.4
Режим работы
Вход Выход
R +1 –1 1 2 4 8 +1 –1
Сброс
1 х 0 0 0 0 0 1 0
1 х 1 0 0 0 0 1 1
Счет на
увеличение
0
1
Счет на
увеличение
1 1
Счет на
уменьшение
0 1
Счет на
уменьшение
1 1
В табл. 4.4 приняты следующие обозначения: х – безразличное со-
стояние; – перепад напряжения с низкого уровня на высокий.
R
1
1
2ÑÒ
1
1
1
2
4
8
R
1
1
2ÑÒ
1
1
1
2
4
8

Страницы