Дискретные системы и цифровая обработка сигналов. Дахнович А.А. - 60 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

Рис. 6.1
В такой системе выполнение команды программы осуществляется путем последовательного извлечения центральным
процессором из памяти вначале кода команды, затем операндов, а затем проведения требуемых действий над операндами,
возможно, с последующей записью в ту же память результата операции. При этом каждая следующая команда программы
должна дожидаться окончания выполнения предыдущей во избежание конфликтной ситуации на шинах.
Принципиальная особенность гарвардской (двухшинной) архитектуры заключается в том, что в системе имеется две
памяти, каждая со своей парой шин (ША и ШД). Упрощенная структура системы с гарвардской архитектурой представлена
на рис. 6.2.
Замечательным является то, что в такой системе можно организовать конвейерное выполнение команд программы, когда
последующая команда извлекается из памяти до окончания выполнения предыдущей. Иллюстрация концепции конвейерной
обработки представлена на рис. 6.3.
Рис. 6.2
Рис. 6.3:
ВбК – выборка команды; ДК – декодирование команды;
ВК – выполнение команды
Каждую команду можно разбить на три этапа: выборка команды из памяти, декодирование и выполнение. Из рис. 6.3
видно, что в каждом машинном такте участвуют одновременно три команды программы. Такой параллелизм потока команд
позволяет существенно снизить в среднем время выполнения одной команды. Пропускная способность системы с конвейер-
ной обработкой определяется числом команд, пропущенных через конвейер за единицу времени. В идеальном случае увели-
чение производительности равно числу каскадов конвейера. На рис. 6.3 приведена хронограмма трехкаскадного конвейера,
поэтому можно ожидать тройного увеличения производительности процессора. На практике увеличение будет меньше из-за
служебных издержек на организацию конвейера, задержек в регистрах конвейера и т.п.
Кроме чисто гарвардской архитектуры в ряде ЦСП используется так называемая модифицированная гарвардская архи-
тектура, в которой память программ может хранить не только команды программы, но и данные, например коэффициенты
цифрового фильтра.
Следует иметь в виду, что несколько пар шин для одновременной выборки данных и команд из ПД и ПП используются
только внутри ЦСП для работы с внутренней памятью. Для обращения же к внешней памяти во всех ЦСП служит одна пара
шин – внешняя шина адреса (ВША) и внешняя шина данных (ВШД). Использование внешней памяти расширяет возможно-
сти системы ЦОС по объему программ и данных, однако неизбежно снижает быстродействие.
Кроме естественного снижения быстродействия за счет удаленности внешней памяти от кристалла ЦСП существует
также проблема несоответствия скоростей ЦСП и внешней памяти: в большинстве случаев современные ЦСП работают на-
столько быстро, что сравнительно более медленная внешняя память не может поддерживать такой темп. Обычно в этих слу-
чаях процессор вынужден использовать состояние ожидания, что приводит к снижению скорости работы. Чтобы решить эту
проблему, во многие чипы ЦСП встраивают скоростную кэш-память, которая может использоваться часто повторяемыми
блоками программы. Если программа выполняется в кэше, можно не обращаться лишний раз к внешней памяти, тем самым
ускоряя работу программы.
Центральный
процессор (ЦП)
Память
программ и
данных
ША
ШД
Центральный
процессор
(ЦП)
Память
данных
(ПД)
ША П
Д
Ш
Д
П
Д
Память
программ
(ПП)
ША ПП
Ш
Д
ПП
Такты
Команда 1
Команда 2
Команда 3
ВбК ДК ВК
ВбК ДК ВК
ВбК ДК ВК

Страницы