Автоматизация управления в производственных системах. Федотов А.В. - 88 стр.

из памяти очередных команд и помещает их коды во внутреннюю память - очередь
(буфер) команд длиной в 6 байт.
      Как только в очереди команд освободятся 2 байта, шинный интерфейс выби-
рает очередные байты из памяти. Однако, если очередной командой является ко-
манда перехода, шинный интерфейс сбрасывает очередь и осуществляет ее новое
заполнение, выбирая очередные байты по адресу перехода (реинициализация очере-
ди команд).
      Шинный интерфейс приостанавливает выборку команд, если операционное
устройство запрашивает ввод-вывод информации из памяти или портов ввода-
вывода. В целом такая организация работы сокращает время ожидания выборки
очередной команды и повышает общее быстродействие МП.
      В состав шинного интерфейса входят регистры связи с операционным устрой-
ством, адресные регистры, сумматор , очередь команд (шесть 8-битных регистров)
ОК и управляющее устройство. Адресные регистры и сумматор позволяют сформи-
ровать 20-битный физический адрес памяти из двух 16-битных логических адресов –
сегмента (базы) и смещения.
      Адресация памяти
      Микропроцессор работает с памятью, которая организована в виде совокупно-
сти байтовых ячеек. С целью увеличения адресного пространства основной памяти
принята адресация ячеек 20-битными адресными кодами. Такой код является физи-
ческим адресом ячейки памяти. Однако, поскольку микропроцессор работает с 16-
битными кодами, то формирование физического 20-битного адреса осуществляется
путем обработки 16-битных адресных кодов.
      Для этого все пространство адресов памяти разбито на сегменты по 64 Кбайта
                                                     (рис. 3.14). Таких сегментов
                                                     всего 16, следовательно, об-
                                                     щий объем памяти
                                                     64 Кбайт  16 = 1 Мбайт.
                                                           При адресации ячейки
                                                     памяти, прежде всего, адре-
                                                     суется сегмент. Его адреса-
                                                     ция     производится     16-
                                                     разрядным двоичным кодом.
                                                     Внутри сегмента ячейка па-
          Рис. 3.14. Адресация ячеек памяти
                                                     мяти адресуется 16-битным
                                                     кодом смещения. Таким об-
разом, физический адрес памяти определяется суммированием адреса сегмента и
внутрисегментного адреса ячейки памяти (внутрисегментного смещения).
      Вычисление физического 20-битного адреса осуществляется в сумматоре пу-
тем суммирования сдвинутого адреса сегмента и адреса внутрисегментного смеще-
ния (рис. 3.15).
      Адрес сегмента сдвигается влево на 4 бита, при этом предполагается, что
младшие четыре бита равны нулю. Сумма сдвинутого адреса сегмента и смещения и


                                       88