Разработка формирователя сигналов. Горчакова М.А - 7 стр.

UptoLike

ВУЗ: 

ПГУТИ | Самара

Составители: 

Рубрика: 

7
ния Тс, а также минимальное Umin и максимальное Umax напряжения на
выходе ЦАП, в соответствии с таблицей 1.3.
Табл.1.3. Варианты заданий разряда С
C Тс, мс Um in,B Um ax,B
00,5-5 5
11-66
22-77
33-88
41,5-9 9
Полученные в результате выбора варианта исходные данные можно свести
в таблицу, подобную табл. 1.4. (Два правых столбца этой таблицы заполняются
значениями, рассчитанными в разделе 2.1).
Табл. 1.4. Исходные данные для проектирования
А = 0 В = 0 С =0
Тс =0,5мс
Х1,Х2=
"0"
лог.базис
И- НЕ
Umin=-5В, Umax=5B
i
Порядко-
вый
номер
кодовой
комбина-
ции
M(i)
Значе-
ние
кода
счет-
чика
DEC
Q4Q3Q2Q1
Код счетчика
BIN
U(i), В
Напря-
жение на
выходе
ЦАП
Y(i)
Значение
кода на
входе ЦАП
DEC
Y8Y7Y6Y5Y4Y3Y2Y1
Код на входе ЦАП
BIN
0
1
2
3
4
5
6
7
8
9
10
2
3
4
5
6
7
8
9
10
11
12
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
0
0,5
1
1,5
2
2,5
1,5
0,5
-0,5
-1,5
-2,5
128
140
153
166
179
192
166
140
115
89
63
1 0 0 0 0 0 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 0 0 1
1 0 1 0 0 1 1 0
1 0 1 1 0 0 1 1
1 1 0 0 0 0 0 0
1 0 1 0 0 1 1 0
1 0 0 0 1 1 0 0
0 1 1 1 0 0 1 1
0 1 0 1 1 0 0 1
0 0 1 1 1 1 1 1
2. ПРОЕКТИРОВАНИЕ ФОРМИРОВАТЕЛЯ СИГНАЛОВ НА
«ЖЕСТКОЙ» ЛОГИКЕ
Проектирование формирователя включает в себя следующие этапы:
1. Определение цифровых последовательностей на входах ЦАП;
2. Синтез преобразователя кодов;
3. Синтез счетчика импульсов; 
                                     7
ния Тс, а также минимальное Umin и максимальное Umax напряжения на
выходе ЦАП, в соответствии с таблицей 1.3.

                                  Табл.1.3. Варианты заданий разряда С
                 C            Т с , м с             U m in , B     U m a x ,B
                 0                0 ,5                  -   5          5
                 1                 1                    -   6          6
                 2                 2                    -   7          7
                 3                 3                    -   8          8
                 4                1 ,5                  -   9          9


     Полученные в результате выбора варианта исходные данные можно свести
в таблицу, подобную табл. 1.4. (Два правых столбца этой таблицы заполняются
значениями, рассчитанными в разделе 2.1).

                               Табл. 1.4. Исходные данные для проектирования
 А=0       В=0          С =0    Х1,Х2= лог.базис       Umin=-5В, Umax=5B
                     Тс =0,5мс   "0"        И- НЕ
     i      M(i)     Q4Q3Q2Q1 U(i), В        Y(i)     Y8Y7Y6Y5Y4Y3Y2Y1
Порядко-    Значе-
  вый         ние    Код счетчика         Напря-        Значение       Код на входе ЦАП
 номер       кода                        жение на        кода на
кодовой      счет-                        выходе       входе ЦАП
комбина-     чика                          ЦАП
  ции        DEC          BIN                               DEC                    BIN
     0          2     0   0   1   0        0                128       1    0   0   0   0   0   0   0
     1          3     0   0   1   1       0,5               140       1    0   0   0   1   1   0   0
     2          4     0   1   0   0        1                153       1    0   0   1   1   0   0   1
     3          5     0   1   0   1       1,5               166       1    0   1   0   0   1   1   0
     4          6     0   1   1   0        2                179       1    0   1   1   0   0   1   1
     5          7     0   1   1   1       2,5               192       1    1   0   0   0   0   0   0
     6          8     1   0   0   0       1,5               166       1    0   1   0   0   1   1   0
     7          9     1   0   0   1       0,5               140       1    0   0   0   1   1   0   0
     8          10    1   0   1   0       -0,5              115       0    1   1   1   0   0   1   1
     9          11    1   0   1   1       -1,5               89       0    1   0   1   1   0   0   1
     10         12    1   1   0   0       -2,5               63       0    0   1   1   1   1   1   1

           2.    ПРОЕКТИРОВАНИЕ ФОРМИРОВАТЕЛЯ СИГНАЛОВ НА
                           «ЖЕСТКОЙ» ЛОГИКЕ

       Проектирование формирователя включает в себя следующие этапы:
1.    Определение цифровых последовательностей на входах ЦАП;
2.    Синтез преобразователя кодов;
3.    Синтез счетчика импульсов;

Страницы