Архитектура микроконтроллера Intel 8051. Горюнов А.Г - 70 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

70
9.1 Семейство 8052
В отличие от 8051 микро-ЭВМ семейства 8052 имеют:
встроенное ПЗУ или EPROM объемом до 64К;
встроенное ОЗУ объемом 256 байт;
дополнительные специальные функциональные регистры;
таймер/счетчик 2 (далее для краткости – Т/С2), способный
работать в режимах защелки, тай мера/счетчика, допускающего
счет как на увеличение, так и на уменьшение, и генератора
скорости передачи в бодах;
программируемый последовательный интерфейс с
детектированием ошибок передачи и автоматическим
распознаванием адреса;
шесть источников прерываний;
расширенный режим снижения потребляемой мощности; – флаг
отключения питания; – режим ONCE.
Микро-ЭВМ 8052 используют стандартный набор команд
семейства 8051, их выводы взаимно однозначно соответствуют
выводам этих микро-ЭВМ. Отличие заключается лишь в том, что,
помимо ввода \ вывода информации, выводы Р1.0 и Р1.1 8052 могут
выполнять альтернативные функции: первый из них играет роль
внешнего входа для Т/С2, а второй управляет
перезагрузкой/защелкиванием информации в регистры Т/С2.
9.2 Расширение внешней памяти данных до 16МБ в
микроконтроллерах совместимых с 8051
Некоторые модели микроконтроллеров совместимые с 8051
(например, линейка микроконтроллеров ADuC8XX фирмы Analog
Device) позволяют адресовать 16МБ внешней памяти данных. Данное
адресное пространство разбивается на 255 страниц памяти по 64 КБ
каждая и условно разделяется на две области. Первая занимает
младшие 64 КБ (страница 0) и доступна для выборки команд
микроконтроллером. Таким образом, программы могут располагаться
только в этих младших 64 КБ. Остальные страницы доступны только
для размещения данных. Для адресации ячейки памяти определѐнной
страницы необходимо записать номер страницы в SFR-регистр DPP
(Data Pointer Page) – указатель на страницу памяти.
В микроконтроллерной системе с внешним ОЗУ больше 64 КБ
необходимо устанавливать второй 8-разрядный регистр, для
реализации режима временного мультиплексирования. Данный регистр
подключается к порту P2 микроконтроллера для временного хранения
старших разрядов адреса, а первый регистр подключается к порту P0

Страницы