Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 235 стр.

  Микропроцессорные системы и программное обеспечение в средствах связи
шение с двумя кристаллами состоит из блока агрегации для создания и
отображения кадров и устройства высокого уровня контроля данных
(HDLC), чтобы обеспечить обработку задач уровня 2 модели ВОС, ана-
лиз входящих данных и поддержку множественных протоколов, вклю-
чая мультиплексирование с разделением времени для различных теле-
коммуникационных протоколов. В дополнение к оптимизации работы за
счёт разгрузки сетевого процессора от обработки данных уровня 2, ре-
шение NIC на базе дополнительного процессора уровня 1/уровня 2 мо-
жет устранить потребность в нескольких линейных платах, чтобы осу-
ществлять преобразования T1/E1, DS3/E3, OC-3/STM-1, OC-12/STM-4
разделением каналов до DS-0.
     Устройства уровня 1 и уровня 2 Intel обеспечивают универсальную
архитектуру интерфейсной платы, чтобы поддерживать разнообразные
типы трафика и способы его передачи с помощью программного обес-
печения управления NIC. В некоторых случаях, при фиксированном ал-
горитме обработки данных в NIC модно использовать специализиро-
ванные микросхемы. В частности, для построения мультиплексоров
PDH [37], применяются сдвоенные трансиверы на основе микросхемы
Intel LXT-332 (см. рис. 4.7).
      Микросхема Intel LXT-332 представляет собой полностью интег-
рированный блок линейного интерфейса для работы на скорости 1544
кбит/сек или 2048 кбит/сек. В состав данной микросхемы входят :
     • кодер-декодер HDB-3, B8ZS;
     • линейный интерфейс согласно Рек. МСЭ-Т G.703 c эквалайзе-
        ром, управляющим амплитудой выходных импульсов передат-
        чика;
     • аттенюатор джиттера, коммутируемый в так передачи и в так
        приёма;
     • встроенный кварцевый генератор;



                                   235