Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 261 стр.

UptoLike

Составители: 

Рубрика: 

Микропроцессорные системы и программное обеспечение в средствах связи
261
ступень декодирования D2 (Decoder 2), на которой произво-
дится вычисление абсолютного адреса ячейки памяти опе-
ранда, если операнд расположен в физической памяти;
на ступени исполнения EX (Execution) производится выборка
операндов из РОН или памяти, выполнение операции АЛУ;
на ступени записи результата WR (Write Back) производится
передача полученного результата в блок регистров общего
назначения.
Для конвейера
АЛУ с плавающей точкой на стадии (ступени) EX
производится чтение операндов из РОН или чтение памяти; на стадии
X1 – выполняется часть операции АЛУ с плавающей точкой или запись
в регистр РОН; X2 – продолжение выполнение команд АЛУ с плаваю-
щей точкой; WF – округление и запись результат в регистр РОН; на сту-
пени ER (Error Reporting) выводится сообщение о
наличии ошибок.
Следует обратить внимание на блок прогноза ветвлений на рис.
5.5. Он предназначен для формирования/предсказания адреса перехо-
да в исполняемой программе на основании анализа ранее выполнен-
ных команд. В результате предсказанные команды сначала считывают-
ся из памяти в буфер предвыборки, а потом из буфера конвейер загру-
жается предсказанными командами.
При неверном предсказании со-
держимое конвейера сбрасывается и происходит возврат к тому адресу
программы, начиная с которого был неверно предсказан переход.
В последнее время наблюдается переход к микропрограммной
архитектуре EPIC, подразумевающей явно-параллельное выполнение
программ. EPIC реализована на МПр Intel Itanium и Itanium 2. Распа-
раллеливание потока команд здесь реализуется с помощью сложных,
но эффективных компиляторов, встроенных
в МПр в качестве хранимо-
го ПО.
Указанные МПр имеют следующие особенности [33]:
  Микропроцессорные системы и программное обеспечение в средствах связи

         • ступень декодирования D2 (Decoder 2), на которой произво-
           дится вычисление абсолютного адреса ячейки памяти опе-
           ранда, если операнд расположен в физической памяти;
         • на ступени исполнения EX (Execution) производится выборка
           операндов из РОН или памяти, выполнение операции АЛУ;
         • на ступени записи результата WR (Write Back) производится
           передача полученного результата в блок регистров общего
           назначения.
     Для конвейера АЛУ с плавающей точкой на стадии (ступени) EX
производится чтение операндов из РОН или чтение памяти; на стадии
X1 – выполняется часть операции АЛУ с плавающей точкой или запись
в регистр РОН; X2 – продолжение выполнение команд АЛУ с плаваю-
щей точкой; WF – округление и запись результат в регистр РОН; на сту-
пени ER (Error Reporting) выводится сообщение о наличии ошибок.
     Следует обратить внимание на блок прогноза ветвлений на рис.
5.5. Он предназначен для формирования/предсказания адреса перехо-
да в исполняемой программе на основании анализа ранее выполнен-
ных команд. В результате предсказанные команды сначала считывают-
ся из памяти в буфер предвыборки, а потом из буфера конвейер загру-
жается предсказанными командами. При неверном предсказании со-
держимое конвейера сбрасывается и происходит возврат к тому адресу
программы, начиная с которого был неверно предсказан переход.
     В последнее время наблюдается переход к микропрограммной
архитектуре EPIC, подразумевающей явно-параллельное выполнение
программ. EPIC реализована на МПр Intel Itanium и Itanium 2. Распа-
раллеливание потока команд здесь реализуется с помощью сложных,
но эффективных компиляторов, встроенных в МПр в качестве хранимо-
го ПО.
     Указанные МПр имеют следующие особенности [33]:



                                   261