Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 267 стр.

UptoLike

ВУЗ: 

ПГУТИ | Самара

Составители: 

Рубрика: 

Микропроцессорные системы и программное обеспечение в средствах связи
267
первую команду параллельно со второй или вторая команда должна
выполняться сразу после первой.
Остальные свойства Itanium и Itanium2 в части оптимизации вы-
числений аналогичны перечисленным выше. В итоге структурная схема
суперскалярного МПр на примере Intel Itanium имеет вид (см. рис. 5.7).
Шина адреса данных,
сигналы управления
Устройства связи с Кэш 2-го уровня
и системной шиной
Блок предварительной
дешифрации
Кэш команд
Буфер переупорядочивания
команд
Файл регистров
данных
Файл целочис-
ленных регистров
Кэш
данных
FPU1 FPU2 FPU3 ALU1 ALU2 LSU
Блок
прогнозирования
ветвлений
Уст ройство
выборки и
дешифрации
Уст рой с тва переименования регистров
Условные обозначения :
ALU – арифметико-логическое устройство для операций с целыми числами
FPU – арифметико-логическое устройство для операций с плавающей точкой
LSU – блок предсказания перехода
Рис. 5.7 – Обобщённая архитектура суперскалярного
процессора на примере Itanium [33] 
  Микропроцессорные системы и программное обеспечение в средствах связи
первую команду параллельно со второй или вторая команда должна
выполняться сразу после первой.
     Остальные свойства Itanium и Itanium2 в части оптимизации вы-
числений аналогичны перечисленным выше. В итоге структурная схема
суперскалярного МПр на примере Intel Itanium имеет вид (см. рис. 5.7).


                                 Шина адреса данных,
                                 сигналы управления

               Устройства связи с Кэш 2-го уровня
                      и системной шиной


                     Блок предварительной
                                                    Блок
                         дешифрации                 прогнозирования
                                                    ветвлений
                                                      Устройство
                         Кэш команд                   выборки и
                                                      дешифрации

                  Буфер переупорядочивания
                           команд




      FPU1     FPU2      FPU3      ALU1       ALU2      LSU

           Файл регистров           Файл целочис-       Кэш
              данных               ленных регистров     данных



                  Устройства переименования регистров
Условные обозначения :
ALU – арифметико-логическое устройство для операций с целыми числами
FPU – арифметико-логическое устройство для операций с плавающей точкой
LSU – блок предсказания перехода

            Рис. 5.7 – Обобщённая архитектура суперскалярного
                     процессора на примере Itanium [33]




                                      267

Страницы