Цифровые устройства. Губарев Ф.А - 57 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

57
Таблица 5.7
Таблица истинности для схемы на рис. 5.6
А B C D P1 Fd1
Fd0
P3
0 0 0 0 1 0 0 1
0 0 0 1 0 1 1 0
0 0 1 0 1 1 0 0
0 0 1 1 0 0 1 0
0 1 0 0 1 0 1 1
0 1 0 1 1 0 0 1
0 1 1 0 1 1 1 0
0 1 1 1 1 1 0 0
1 0 0 0 1 1 0 1
1 0 0 1 0 0 1 1
1 0 1 0 1 0 0 1
1 0 1 1 0 1 1 0
1 1 0 0 1 1 1 1
1 1 0 1 1 1 0 1
1 1 1 0 1 0 1 1
1 1 1 1 1 0 0 1
C помощью сумматоров может быть реализована и функция умно-
жения. Рассмотрим реализацию схемы матричного умножителя двух-
разрядных кодов на базе одноразрядных сумматоров. Данная схема де-
монстрирует логику построения аппаратных умножителей, неразрывно
связанную с традиционным алгоритмом выполнения операции умноже-
ния, базирующемся на суммировании частных произведений разрядов
сомножителей. Например, перемножим двухразрядные двоичные коды
a
1
a
0
и b
1
b
0
:
x
a
1
a
0
b
1
b
0
+
b
1
a
1
b
1
a
0
b
0
a
1
b
0
a
0
M
3
M
2
M
1
M
0
В табл. 5.8 приведены возможные значения входных переменных
a
1,
a
0
, b
1
, b
0
и соответствующие им значения выходных переменных M
3
,
M
2
, M
1
, M
0.
Такие устройства, как аппаратные умножители, в отличие от ис-
пользования последовательностей элементарных функций для соверше-
ния операций умножения и деления, значительно увеличили быстродей-
ствие вычислительных систем.

Страницы