Проектирование процессора ЭВМ на секционированных микропроцессорных БИС. Гурин Е.И - 34 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

Рис. 3.П. Схема управления следующим адресом К1804ВУ3
32
(10) TST
(11) I0
(12) I1
(13) I2
(14) I3
y0
y1
y2
y4
y5
y6
y7
PE(09)
ME(01)
CTE(07
)
CTL(06)
PUP(02)
FE(03)
S0(05)
S1(04)
x0
x1
x2
x3
x4
Комбинационный
преобразователь
(ПЗУ 32*8)
(15) OE
                                y0                 PE(09)
(10) TST
            x0
                                y1                ME(01)
(11) I0
            x1

                                y2                 CTE(07)
(12) I1      x2

(13) I2     x3                                     CTL(06)
                                y3

 (14) I3    x4
                                y4                 PUP(02)
             Комбинационный
             преобразователь    y5
             (ПЗУ 32*8)                            FE(03)


                                y6                 S0(05)


                                y7                 S1(04)
(15) OE




    Рис. 3.П. Схема управления следующим адресом К1804ВУ3




                           32

Страницы