Проектирование процессора ЭВМ на секционированных микропроцессорных БИС. Гурин Е.И - 6 стр.

     6. Разрабатываются структурная схема процессора, функциональные
схемы его блоков и принципиальная схема одного из блоков или его части,
конструктивно реализуемой как типовой элемент замены (ТЭЗ). При
разработке схемной документации можно пользоваться ГОСТом,
приведенным в [13].
     7. Анализируется быстродействие        спроектированной    схемы.
Рассчитываются длительность машинного такта и время выполнения
каждой реализуемой команды. Методика расчёта быстродействия
микроЭВМ изложена в [5,7,12], исходные данные по задержкам сигналов
в интегральных схемах приведены в [11, 12, 16].
     8. Оформляется отчетная техническая документация по курсовому
проекту.
     Подробные рекомендации по выполнению отдельных из
перечисленных этапов приведены ниже.
         Описание структуры базовой микроЭВМ
     Для реализации процессора с заданной системой команд предлагается
использовать в качестве базовой микроЭВМ с разрядно модульной
организацией на БИС серии К1804, построенную по типовой схеме,
рекомендованной в [5, 6]. Программная модель такой микро-ЭВМ
включена в учебную кросс-систему проектирования микропроцессорных
устройств. В состав процессора базовой микроЭВМ входят следующие
блоки (рис.1): блок микропрограммного управления (БМУ), блок
обработки данных (БОД) и интерфейсный блок (ИБ).
     БМУ служит для генерации кодов микрокоманд, содержащих поля
М1,...М15 и управляющих работой БОД и ИБ. БОД осуществляет
обработку информации под управлением полей Ml, M5,...M14,
вырабатываемых в БМУ кодов микрокоманд. По результатам выполнения
операций в БОД формируется слово состояния процессора PSW,
поступавшее в БМУ. Информация в БМУ и БОД поступает из ИБ по шине
данных BI, а с выхода БОД в ИБ поступают данные по шине BO и адрес по
шине ADR. Поле М15, код которого поступает из БМУ в ИБ, служит для
управления вводом-выводом, при этом осуществляется анализ сигналов
FLG, вырабатываемых в ИБ.




                                  6