ВУЗ:
Составители:
21
Net leds<0> LOC=F9;
Net leds<1> LOC=E9;
Net leds<2> LOC=D11;
Net leds<3> LOC=C11;
Net leds<4> LOC=F11;
Net leds<5> LOC=E11;
Net leds<6> LOC=E12;
Net leds<7> LOC=F12;
Net sw<0> LOC=N17 | PULLDOWN;
Net sw<1> LOC=H18 | PULLDOWN;
Net sw<2> LOC=L14 | PULLDOWN;
Net sw<3> LOC=L13 | PULLDOWN;
Схема, ориентированная на использование в стартовом наборе
Spartan-3E Starter Kit обязательно должна содержать подобные
ограничения.
Порядок выполнения работы
1. Разработать на языке VHDL схему счетчика (по аналогии с заданием в
предыдущей работе), установив тип микросхемы XC2S15-5VQ100.
Выполнить моделирование и реализацию проекта. Исследовать результаты
размещения схемы в кристалле, в том числе размещение входных и
выходных сигналов на контактах ПЛИС (Pad Report). Просмотреть
результаты размещения с помощью программ Floor Planner и FPGA Editor.
2. С помощью редактора ограничений (Constraints Editor) задать
выходные сигналы на соседние контакты. Выполнить заново размещение в
ПЛИС и проверить результаты размещения входных и выходных сигналов
на контактах. В случае невозможности выведения сигнала на заданный
контакт и возникновения из-за этого ошибок вывести сигнал на
ближайший контакт.
3. С помощью редактора ограничений (Constraints Editor) вывести
синхросигнал на свободный информационный контакт. Проверить
возможность размещения схемы. В случае возникновения ошибок сделать
выводы.
Net leds<0> LOC=F9;
Net leds<1> LOC=E9;
Net leds<2> LOC=D11;
Net leds<3> LOC=C11;
Net leds<4> LOC=F11;
Net leds<5> LOC=E11;
Net leds<6> LOC=E12;
Net leds<7> LOC=F12;
Net sw<0> LOC=N17 | PULLDOWN;
Net sw<1> LOC=H18 | PULLDOWN;
Net sw<2> LOC=L14 | PULLDOWN;
Net sw<3> LOC=L13 | PULLDOWN;
Схема, ориентированная на использование в стартовом наборе
Spartan-3E Starter Kit обязательно должна содержать подобные
ограничения.
Порядок выполнения работы
1. Разработать на языке VHDL схему счетчика (по аналогии с заданием в
предыдущей работе), установив тип микросхемы XC2S15-5VQ100.
Выполнить моделирование и реализацию проекта. Исследовать результаты
размещения схемы в кристалле, в том числе размещение входных и
выходных сигналов на контактах ПЛИС (Pad Report). Просмотреть
результаты размещения с помощью программ Floor Planner и FPGA Editor.
2. С помощью редактора ограничений (Constraints Editor) задать
выходные сигналы на соседние контакты. Выполнить заново размещение в
ПЛИС и проверить результаты размещения входных и выходных сигналов
на контактах. В случае невозможности выведения сигнала на заданный
контакт и возникновения из-за этого ошибок вывести сигнал на
ближайший контакт.
3. С помощью редактора ограничений (Constraints Editor) вывести
синхросигнал на свободный информационный контакт. Проверить
возможность размещения схемы. В случае возникновения ошибок сделать
выводы.
21
Страницы
- « первая
- ‹ предыдущая
- …
- 19
- 20
- 21
- 22
- 23
- …
- следующая ›
- последняя »
