Организация вычислительных систем и сетей. Халабия Р.Ф. - 55 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

55
Устройство отката
Рис. 4.14.
Тонкость этой процедуры заключается в том, что результаты исполнения
микроопераций должны быть возвращены в контексте IA-архитектуры в том же
порядке, в каком эти микрооперации были сгенерированы в модуле
Fetch/Decode Unit при декодировании входного потока инструкций
исполняемой программы.
Ситуация усложняется еще тем, что все это происходит на фоне
непрекращающегося потока всевозможных прерываний
, точек останова,
ошибок предсказания переходов, а также внештатных ситуаций в работе
процессора, которые нужно успевать обрабатывать.
Retire Unit процессора Pentium II способен завершить и удалить до трех
микроопераций за один такт работы процессора.
Интерфейс с шиной
Рис. 4.15.
Bus Interface Unit. Этот модуль (рис. 4.15) отвечает за обмен данными
между Ll-кэшом инструкций, L1-кэшом данных, системной шиной и L2-кэшом.
Распределительная
станция
Интерфейс
с памятью
Регистровый файл
отката
Пул команд
Системная
память
Кэш второго
уровня
Интерфейс с
памятью
Буфер
упорядочения
Кэш данных
Пул
команд
Устройство
генерации адреса 
                                       Устройство отката

                   Распределительная                        Интерфейс
                        станция                             с памятью



                              Регистровый     файл
                                     отката



                                       Пул команд



                                              Рис. 4.14.

      Тонкость этой процедуры заключается в том, что результаты исполнения
микроопераций должны быть возвращены в контексте IA-архитектуры в том же
порядке, в каком эти микрооперации были сгенерированы в модуле
Fetch/Decode Unit при декодировании входного потока инструкций
исполняемой программы.
      Ситуация усложняется еще тем, что все это происходит на фоне
непрекращающегося потока всевозможных прерываний, точек останова,
ошибок предсказания переходов, а также внештатных ситуаций в работе
процессора, которые нужно успевать обрабатывать.
      Retire Unit процессора Pentium II способен завершить и удалить до трех
микроопераций за один такт работы процессора.

                                       Интерфейс с шиной

    Системная                                             Буфер
     память                                            упорядочения
                           Интерфейс с
                            памятью

                                                      Кэш данных
     Кэш второго
       уровня

                                                               Устройство
                                                            генерации адреса    Пул
                                                                               команд



                                              Рис. 4.15.

     Bus Interface Unit. Этот модуль (рис. 4.15) отвечает за обмен данными
между Ll-кэшом инструкций, L1-кэшом данных, системной шиной и L2-кэшом.



                                              55

Страницы