Операционное устройство. Хлуденев А.В. - 4 стр.

UptoLike

Составители: 

представления данных, алгоритм операции, форму реализации управляющего
автомата, тип элементов памяти.
Результаты выполненных проектных работ должны быть представлены в
форме пояснительной записки и графической части, содержащей функциональ-
ные электрические схемы операционного и управляющего автоматов. Общие
требования к оформлению пояснительной записки и графической части
курсового проекта изложены в стандарте СТП 101-00 /1/. Краткое содержание
требований стандартов к выполнению электрических схем можно найти в /2/.
Ус-ловные обозначения элементов цифровой техники определяет ГОСТ 2.743-
91.
Основные разделы проекта:
- разработка микропрограммы операции;
- построение схемы операционного автомата (ОА) на уровне
регистровых передач;
- построение схемы управляющего автомата (УА) на вентильном уровне;
При проектировании возможны ошибки, поэтому рекомендуется
проверять результаты синтеза, выполняя тестирование их имитационных
моделей.
Методику выполнения курсового проекта будем рассматривать для
задания, которое приведено в приложении А.
2 Методические указания по разработке микропрограммы
операции
2.1 Алгоритмы умножения
Существуют четыре основные алгоритмы умножения, и им соответствуют
показанные на рисунке 1 схемы. Каждая из схем состоит из трёх основных
узлов: регистра сдвигателя множителя В (RgB), регистра или регистра-
сдвигателя множимого А (RgA) и накапливающего сумматора или
накапливающего сумматора-сдвигателя (SM). На рисунке показаны только
значащие разряды перечисленных узлов (1- старший разряд, n- младший
разряд).
На первой (рисунок 1, а) из четырёх схем умножение начинается с
младших разрядов множителя. Процесс умножения имеет циклический
характер. Во время i-го цикла (i =1, 2, ..., n) из регистра-сдвигателя RgB
выдвигается очередная цифра множителя b
n-i+1
, которая управляет передачей в
сумматор-сдвигатель SM либо числа 0 (если цифра множителя равна 0), либо
множимого (если цифра множителя равна 1). После прибавления очередного
частного произведения производится одновременный сдвиг содержимого RgB и
SM. Младший разряд SM вдвигается в освобождающийся разряд RgB,
поскольку этот разряд в дальнейшем суммировании частичных произведений
участвовать не будет. После проведения n циклов (сложений и сдвигов) в SM
4
представления данных, алгоритм операции, форму реализации управляющего
автомата, тип элементов памяти.
      Результаты выполненных проектных работ должны быть представлены в
форме пояснительной записки и графической части, содержащей функциональ-
ные электрические схемы операционного и управляющего автоматов. Общие
требования к оформлению пояснительной записки и графической части
курсового проекта изложены в стандарте СТП 101-00 /1/. Краткое содержание
требований стандартов к выполнению электрических схем можно найти в /2/.
Ус-ловные обозначения элементов цифровой техники определяет ГОСТ 2.743-
91.
      Основные разделы проекта:
       - разработка микропрограммы операции;
       - построение схемы операционного автомата (ОА) на уровне
 регистровых передач;
       - построение схемы управляющего автомата (УА) на вентильном уровне;
       При проектировании возможны ошибки, поэтому рекомендуется
 проверять результаты синтеза, выполняя тестирование их имитационных
 моделей.
       Методику выполнения курсового проекта будем рассматривать для
 задания, которое приведено в приложении А.

    2 Методические указания по разработке микропрограммы
операции

     2.1 Алгоритмы умножения

    Существуют четыре основные алгоритмы умножения, и им соответствуют
показанные на рисунке 1 схемы. Каждая из схем состоит из трёх основных
узлов: регистра сдвигателя множителя В (RgB), регистра или регистра-
сдвигателя множимого А (RgA) и накапливающего сумматора или
накапливающего сумматора-сдвигателя (SM). На рисунке показаны только
значащие разряды перечисленных узлов (1- старший разряд, n- младший
разряд).
    На первой (рисунок 1, а) из четырёх схем умножение начинается с
младших разрядов множителя. Процесс умножения имеет циклический
характер. Во время i-го цикла (i =1, 2, ..., n) из регистра-сдвигателя RgB
выдвигается очередная цифра множителя bn-i+1 , которая управляет передачей в
сумматор-сдвигатель SM либо числа 0 (если цифра множителя равна 0), либо
множимого (если цифра множителя равна 1). После прибавления очередного
частного произведения производится одновременный сдвиг содержимого RgB и
SM. Младший разряд SM вдвигается в освобождающийся разряд RgB,
поскольку этот разряд в дальнейшем суммировании частичных произведений
участвовать не будет. После проведения n циклов (сложений и сдвигов) в SM


4