Cхемотехника. Исаев С.Г. - 56 стр.

одного разряда к другому за счет соединения счетного входа каждого сле-
дующего триггера с одним из выходов предыдущего. Обычно в таких
счетчиках используются синхронные JK- или D-триггеры с прямым или
инверсным управлением, работающие в счетном режиме. Главное досто-
инство счетчиков с последовательным переносом – простота схемы. На-
ращивание (увеличение разрядности) производится подключением нужно-
го числа соединенных цепочкой триггеров к выходу последнего из имею-
щихся. Кроме того, такой счетчик представляет собой малую нагрузку для
источника счетных импульсов, поскольку они поступают на вход только
первого триггера.
      Основным недостатком асинхронных счетчиков является низкое бы-
стродействие из-за накопления задержек триггеров при распространении
сигнала переноса через все разряды триггера. В общем случае,
при m-разрядном счетчике время задержки установления кода составляет
                                tзс = m tзт,                      (4.5)
где tзт – время задержки триггера.
       Второй недостаток, обусловленный накоплением временных сдви-
гов в разрядах, связан с появлением кратковременных ложных импульсов
на выходах устройств дешифрации кода счетчиков, особенно заметных
при высоких частотах сигналов.
       Из-за перечисленных недостатков, а также простоты построения на
основе ИМС триггеров асинхронные счетчики в интегральном исполнении
практически отсутствуют в современных сериях микросхем. Исключение
составляет ИМС К564ИЕ16 (К561ИЕ16).
       Синхронные счетчики. Принцип действия счетчика с параллель-
ным переносом основан на закономерности двоичных чисел: если к како-
му-то числу прибавляется единица, то данное сложение эквивалентно за-
мене исходного числа таким, у которого по сравнению с исходным первый
нуль (при движении от младшего разряда к старшему) меняется на едини-
цу, а предшествующие ему единицы – нулями.
       Такая операция в синхронных счетчиках реализуется с помощью до-
полнительных логических элементов, входы которых соединяются с вы-
ходами триггеров соответствующих разрядов. При этом счетные импуль-
сы подаются на тактовые входы всех из них одновременно.
       Поэтому срабатывают триггеры синхронно, и задержка установле-
ния кода определяется по формуле
                         tзс = tзт1 + (m – 2) tзлэ,               (4.6)
где tзлэ – задержка срабатывания логического элемента; tзт1 – задержка
триггера первого разряда.

                                    56