Курс лекций по информатике. Кадырова Г.Р. - 25 стр.

UptoLike

Составители: 

27
которую необходимо выполнить следующей, и адреса операндов, принимаю-
щих участие в данной операции.
Все команды программы выполняются последовательно, команда за ко-
мандой, в том порядке, как они записаны в памяти ЭВМ (естественный порядок
следования команд). Этот порядок характерен для линейных программ, т. е.
программ, не содержащих разветвлений.
АЛУ выполняет арифметические и логические операции над данными. Ре-
зультаты выполнения отдельных операций сохраняются для последующего ис-
пользования в одном из регистров АЛУ или записываются в память. Результа-
ты, полученные после выполнения всей программы вычислений, передаются на
устройства вывода (УВыв). В качестве УВыв могут использоваться экран дис-
плея, принтер, графопостроитель и др.
Связь между устройствами ЭВМ осуществляется с помощью сопряжений,
которые в ВТ называются интерфейсом. Интерфейс представляет собой сово-
купность стандартизованных аппаратных и программных средств, обеспечи-
вающих обмен информацией между устройствами. В основе построения интер-
фейсов лежит унификация и стандартизация.
В персональных компьютерах, относящихся к ЭВМ четвертого поколения,
используется структура с шинным интерфейсом: все устройства компьютера
обмениваются информацией и управляющими сигналами через шину. Шина
представляет собой систему функционально объединенных проводов, обеспе-
чивающих передачу трех потоков: данных, адресов и управляющих сигналов
(рис. 4.2).
Количество проводов в системной шине, предназначенных для передачи
данных, называется разрядностью шины. Разрядность шины определяет число
битов информации, которые могут передаваться по шине одновременно. Коли-
чество проводов для передачи адресов, или адресных линий, определяет, какой
объем оперативной памяти может быть адресован.
Единая система аппаратурных соединений значительно упростила струк-
туру, сделав ее более децентрализованной. Все передачи данных по шине осу-
ществляются под управлением сервисных программ.
Системная шина
Процессор Основная память
Контроллер
Контроллер
ВнУ ВнУ ВнУ ВнУ
. . .
. . .
Рис. 4.2. Структурная схема ПЭВМ