Micro-Cap в схемотехнике. Касьянов А.Н. - 49 стр.

UptoLike

Составители:

Рубрика:

Рис. 3.19 Схема сравнения двух двухразрядных чисел на равенство и

временной анализ ее работы

Компаратор, построенный на базе микросхемы 7485 из библиотеки MC состоит из полного много-

разрядного вычитателя и логики сравнения (см. рис. 3.20), причем режим работы микросхемы зависит

от команды управления, поданной на ее вход: А0 – А3 число А, В0 – В3 – число В, ALTBI, AEQBI, AGTBI

– команды больше, меньше, равно.

Рис. 3.20 Схемы и временные диаграммы компаратора

Все рассмотренные в данной главе комбинационные устройства могут быть реализованы на мат-

ричной логике – программируемых логических матрицах (ПЛМ) или ПМЛ. При этом проектирование

функционального назначения ИМС сводится к составлению булева выражения для каждого выхода

многовыходного устройства. Например, проектирование четырехразрядного сумматора можно свести к

двум последовательно соединенным матрицам – матрице "И" и матрице "ИЛИ", где матрица "И" вы-

полняет роль дешифратора, а матрица "ИЛИ" роль шифратора. Входами матрицы И являются слова со-

ставленные из слагаемых и бита переноса. Количество выходов дешифратора составляет 512 (2

8+1

). Ка-

ждый выход представляет собой унитарный код, который с помощью шифратора преобразуется в пяти-

разрядный код результата сложения. Из них один

разряд – бит переноса. В таком сумматоре результат и бит переноса формируются одновременно, что

положительно сказывается на быстродействии.

В современных микропроцессорах практически все функциональные узлы комбинационного типа

проектируются на основе матричной логики.

4 ПОСЛЕДОВАТЕЛЬНОСТНАЯ СХЕМОТЕХНИКА

Последовательностными логическими схемами называют полные цифровые автоматы, выходные

сигналы которых зависят не только от состояния входных сигналов в текущий момент времени, но и от