Архитектура базовой ЭВМ. Кириллов В.В. - 28 стр.

UptoLike

Составители: 

25
...
...
...
Вычитаемое
Разность
...
...
...
Уменьшаемое
ПАМЯТЬ
АЛУ
Аккумулятор
УСТРОЙСТВО
УПРАВЛЕНИЯ
У4
У3
У2
У1
У5 У6
У10
У11
У8
У1
У11
У9
У7
Регистр команд
Запись
Чтение
Адрес
Адрес результата
Адрес вычитаемого
Адрес уменьшаемого
Адрес следующей команды
ПРОЦЕССОР
Ячейка, из которой будет
считана следующая команда
Ячейка, из которой была
считана исполняемая команда
Рис. 1.9. Простой процессор, работающий с четырехадресной командой,
целиком выбираемой из одной ячейки памяти
Так как поле регистра команд, в котором хранится код
операции, связано шиной с устройством управления, то последнее
получит приказ на выполнение операции «Вычитание» и перейдет в
режим генерации управляющих сигналов:
одновременной выработкой сигналов У1, У5, У10 и У8
обеспечиваются пересылка из памяти численного значения
уменьшаемого, прохождение его через АЛУ (сигнал У10) и
запись в аккумулятор;
следующий тактовый импульс инициирует выработку сигналов
У2, У5, У6 и У11, что приводит к пересылке из памяти
численного значения вычитаемого, к выполнению операции
вычитания этого значения (сигнал У11) из содержимого
аккумулятора (из уменьшаемого);
по сигналу У8 производится запись полученной разности в
аккумулятор вместо уменьшаемого;