Основы программирования микроконтроллеров ATMega128 и 68hc908. Китаев Ю.В. - 8 стр.

UptoLike

Составители:

Рубрика:

3.2 ОРГАНИЗАЦИЯ ПАМЯТИ И ПОРТОВ ВВОДА/ВЫВОДА

Микроконтроллеры AVR имеют раздельные пространства адресов

памяти программ и данных (гарвардская архитектура). Организация памяти

МК ATMega128 показана на рис. 1.2.

Рис.1.2. Организация памяти микроконтроллера ATmega128

Высокие характеристики семейства AVR обеспечиваются следующими

особенностями архитектуры:

• В качестве памяти программ используется внутренняя флэш-память. Она

организована в виде массива 16-разрядных ячеек и может загружаться

программатором, либо через порт SPI;

• 16-разрядные память программ и шина команд вместе с одноуровневым

конвейером позволяют выполнить большинство инструкций за один такт

синхрогенератора (50 нс при частоте F

OSC

=20 МГц);

• память данных имеет 8-разрядную организацию. Младшие 32 адреса

пространства занимают регистры общего назначения, далее следуют 64

адреса регистров ввода-вывода, затем внутреннее ОЗУ данных объемом

до 4096 ячеек. Возможно применение внешнего ОЗУ данных объемом до

60 Кбайт;

• внутренняя энергонезависимая память типа EEPROM объемом до 4 Кбайт

представляет собой самостоятельную матрицу, обращение к которой

осуществляется через специальные регистры ввода-вывода.

Как видно из рис. 1.2 и 1.3, 32 регистра общего назначения (РОН)

включены в сквозное адресное пространство ОЗУ данных и занимают

младшие адреса. Хотя физически регистры выделены из памяти данных,

такая организация обеспечивает гибкость в работе. Регистры общего

назначения прямо связаны с АЛУ. Каждый из регистров способен работать

как аккумулятор. Большинство команд выполняются за один такт, при этом

из регистров файла могут быть выбраны два операнда, выполнена операция и

результат возвращен в регистровый файл. Старшие шесть регистров могут

использоваться как три 16-разрядных регистра, и выполнять роль, например,

указателей при косвенной адресации.