Составители:
33
1.3.2.2 Дискретные порты ввода-вывода
В большинстве современных процессоров для встраиваемых применений
поддерживается как независимое управление каждой линией параллельного
порта, так и групповое управление всеми разрядами. Так как схемотехника
отдельных линий в рамках одного 4-, 8- или 16-разрядного порта одинакова, то
дальше будут рассматриваться устройство и функционирование одиночного
разряда.
1.3.2.3 Однонаправленные порты
Схема однонаправленного порта ввода представлена на рис. ниже.
Pulldown
Pullup
Q
Q
SET
CLR
D
Q
Q
SET
CLR
D
Q
Q
SET
CLR
D
#RD
#WR
Вывод
порта
Vcc
Триггер Шмитта
или СЗД
Регистр
данных
Регистры управления
"подтягивающими
резисторами"
Шина
данных
Системная шина
процессора
Рис. 7. Однонаправленный порт ввода
Внешние данные считываются через вывод порта (ножку микросхемы),
проходят через триггер Шмитта (ТШ) или схему защиты от дребезга (СЗД) и по
внутреннему сигналу чтения фиксируются в регистре данных, с выхода
которого, в свою очередь, данные считываются процессором.
ТШ (используется в большинстве процессоров для встроенного
применения) имеет гистерезис по уровню входного напряжения
и
предотвращает многократное переключение входных схем при пологом фронте
сигнала или помехах.
СЗД (например, в семействе Zilog Z8) вводит инерционность переключения
и отсекает реакцию на короткие по длительности импульсы. Используется для
защиты от помех.
К входу также могут подключаться так называемые «резисторы
поддержки» логической «1» (Pull-up) или логического «0» (Pull-down). Эти
резисторы предназначены для переведения входов
в устойчивое состояние «0»
Страницы
- « первая
- ‹ предыдущая
- …
- 32
- 33
- 34
- 35
- 36
- …
- следующая ›
- последняя »
