Описание проектов СБИС с использованием языка VHDL. Коноплев Б.Г - 22 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

22
4.4. Потоковое описание проекта
Потоковое представление проекта можно представить следующим обра-
зом:
entity rstr is -- объявление объекта проекта rstr
port(s,r:inout bit; q,nq:inout bit); -- список
-- портов объекта rstr вида inout ,
-- типа bit
end rstr; -- конец объявления объекта rstr
architecture DataFlow of rstr is -- объявление
-- архитектуры DataFlow объекта rstr
begin -- начало области предложений
-- архитектуры DataFlow
s<='1'; -- моделирование: инициализация
r<='1'; -- начальных значений входов S и R
gen1:process -- моделирование: описание 1-го
begin -- формирователя входного сигнала
s<='0' after 50 ns,'1' after 80 ns;
wait on s;
end process;
gen2:process -- моделирование: описание 2-го
begin -- формирователя входного сигнала
r<='0' after 20 ns,'1' after 30 ns;
wait for 120ns;
end process;
assert not (s='0' and r='0') -- проверка
report "input error: s,r=0" -- запрещенного состояния
severity warning; -- входов триггера
q<=not(s and nq); -- потоковое описание логики
nq<=not(r and q); -- работы RS-триггера
end DataFlow;
Функция устройства описана одними из наиболее простых предложений
параллельного назначения сигналов.
Так же, как и в предыдущих примерах, проект сохраняется в файле
rst.vhd, компилируется, линкуется и моделируется под управлением команд-
ного файла rst.bat с параметрами, заданными в файле конфигурации
rst.env (см. разд. 4.2).

Страницы