Составители:
17
получен адрес следующего слова (полуслова, байта) памяти, т.е., если ОП
адресуется только пословно, то при автоиндексировании содержимое РОН
наращивается на единицу. (Если ОП адресуется, например, побайтно, то при
двухбайтовом операнде содержимое
РОН увеличивается на 2).
Разрядность РОН должна позволять
указывать в них полноразрядный
адрес памяти. Если это не удается
выполнить по
ограничениям задания
(варианты с большой емкостью и
малой разрядностью ОП),
допускается задавать в базисном
адресе только старшие, а в индексе - только младшие разряды адреса.
В вариантах с организацией РОН в виде отдельной регистровой памяти в
процессоре рекомендуется снабдить их дешифратором номера РОН и
двунаправленной шиной данных РОН. В этом случае
предлагается изображать
их на структурной схеме процессора так, как показано на рис 6, где
РОН0...РОНn - регистры общего назначения, ДшРОН – дешифратор номера
РОН, ШД РОН - шина данных регистров общего назначения, ЧтРОН и ЗпРОН -
сигналы чтения содержимого РОН и записи информации в РОН
соответственно.
Для извлечения информации из РОН следует подать на
ДшРОН номер
нужного регистра и сигнал ЧтРОН, при этом на ШД РОН будет выдано
содержимого указанного регистра. Для записи информации в РОН нужно
подать на ДшРОН номер регистра, в который следует записать информацию,
поместить записываемую информацию на ШД РОН и подать сигнал ЗпРОН,
выполнив все эти действия, очевидно, в одном такте
.
Страницы
- « первая
- ‹ предыдущая
- …
- 15
- 16
- 17
- 18
- 19
- …
- следующая ›
- последняя »
