Основы САПР пищевых производств. Коротков В.Г - 60 стр.

на корпусе для достаточного теплоотвода. Кроме того, на плате картриджа
находятся; PIROM (Processor Information Read Only Memory) - микросхема
ПЗУ с зашитой в ней информации о частоте, модели, размере кэш-памяти и
версиях различных компонентов процессора, SEEPROM (Scratch Electric
Erasable Programmable Read Only Memory) - микросхема с перезаписываемой
«пользовательской» информацией и микросхема интерфейса с тепловым
датчиком, расположенным на самом кристалле процессора [9].
      Все эти компоненты объединены последовательной шиной SMBus
(System Management Bus) и могут быть опрошены программно, например
средствами DIOS, через чипсет, включающий в себя контроллер этой шины.
Важным отличием от Pentium II является новая шина SB (Front Side Bus -
внешняя шина самого процессора), рассчитанная на интерфейс Slot 2.
Процессор поддерживает Extended Server Memory архитектуру, которая
позволяет программно и аппаратно адресоваться к объему памяти,
превышающему 64 Гбайт. Возможны VlP-конфигурации до восьми
процессоров без дополнительных схемных решений (Pentium II - максимум два
процессора).
      Для построения 32-битных однопроцессорных систем сегодня
используется Intel Pentium 4, для двухпроцессорных - Xeon DP, для
четырехпроцессорных и более - Хеоп МР. Фактически Intel Xeon представляет
собой Intel Pentium 4, но с включенным блоком многопроцессорности (SMP).
Xeon DP на основе 130 нм. технологии поддерживает 533 шину, кэш L2-512K6
и 1-3-1,2 Мбайт. Недавно появившийся Xeon DP на основе 90 нм
технологического процесса (Nосоnа) поддерживает 800 МГц шину, кэш L2-
1M6. Xeon DP (Nocona) поддерживает технологию ЕМ64Т, одной из
особенностей которой является режим 64-разрядной адресации, который
упрощает работу с большими объемами оперативной памяти. В новом Xeon
появилась расширенная технология SpeedStep, позволяющая динамически
управлять мощностью и сокращать энергопотребление процессора [9].
      Xeon МР отличается от Xeon DP большим встроенным кэшем L3 (до
4Мбайт), использованием более медленной 400МГц шины и поддержкой 4-х и
более процессоров. У процессоров Xeon есть кэши трех уровней LI, L2 и L3.
Кэши работают на частоте ядра, но имеют разную задержку работы
(латентность): L1 - 2-9 процессорных циклов (в зависимости от типа данных),
L2 - +7 циклов (9-16), L3 - +14 циклов (23-30). Фактически, по данным
различных исследований, наличие кэша L3 заметно не повышает
быстродействия системы на типичных задачах. Особенность кэша процессоров
Xeon - инклюзивность, то есть содержимое кэша L1 содержится в L2 и L3,
данные из L2 продублированы в L3, что уменьшает эффективную суммарную
емкость кэша. Таким образом, для достижения наивысшей вычислительной
производительности процессора в первую очередь стоит ориентироваться на
частоту шины процессора и на размер кэша разных уровней (большой кэш L2
предпочтительней, чем дополнительный L3, из-за более низкой латентности)
[9].

60