Архитектура ЭВМ и систем. Коваль А.С - 76 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

76
теневую (программно недоступную) часть сегментного регистра. При
формировании линейного адреса дескриптор сегмента процессору уже из-
вестен (см. Рис. 2.14).
Сегментный регистр содержит селектор:
15 4 3 2 1 0 31(15) 0
Index TI RPL Эффективный адрес
GDT
LDT
Дескриптор N
Дескриптор N
…
…
… Дескриптор K
Защита
(контроль предела, прав)
… …
Дескриптор 1 Дескриптор 1
Дескриптор 0 Дескриптор 0 база исключение
GDTR LDTR
31 0
Линейный адрес
Рис. 2.14 Сегментная адресация в защищенном режиме
В защищенном режиме используются также 32-разрядные регистры
управления CR0-CR3, регистры отладки DR0-DR7 и регистры проверки
TR0-TR7.
Кроме механизма адресации 32-разрядные процессоры реализуют еще
один уровень косвенности при формировании физического адреса – стра-
ничное преобразование адресов, где базовым объектом адресации является
блок фиксированного размера (4Кбайт и/или 4 Мбайт) – страница
. Фикси-
рованный размер страницы позволяет организовать эффективную систему
виртуальной памяти с заменой страниц по требованию и защитой на уров-
не страниц.
В страничном преобразовании участвуют два типа структур: каталоги
таблиц и таблицы страниц. Их положение в памяти определяется физиче-
ским адресом, записанным в регистр управления CR3. Для включения
страничной переадресации устанавливают 31
бит (Paging) в регистре CR0.
В защищенном режиме возможны дополнительные методы адресации.
Команды имеют длину от 1 до 15 байт. Им могут предшествовать пре-
фиксные байты. Кроме префиксов REP и SEG, введены новые префиксы:
• размера операнда SIZ (operand SIZe), для переключения 16- и 32 –
разрядных операндов;
• размера адреса ADDRSIZ (ADDRess SIZe) - для переключения 16- и
32 –разрядных адресов.
Для новых методов адресации в формат
команды добавлено поле SIB
(Scale Index Base), которое определяет масштаб, индексный и базовый ре-
                                            76
теневую (программно недоступную) часть сегментного регистра. При
формировании линейного адреса дескриптор сегмента процессору уже из-
вестен (см. Рис. 2.14).

        Сегментный регистр содержит селектор:
                        15 4 3 2 1 0                         31(15)                   0
                        Index TI RPL                          Эффективный адрес

           GDT                            LDT
         Дескриптор N                  Дескриптор N
                                                                     Защита
                                       Дескриптор K          (контроль предела, прав)

         Дескриптор 1                  Дескриптор 1
         Дескриптор 0                  Дескриптор 0   база                   исключение

          GDTR                          LDTR
                                                               31                 0
                                                               Линейный адрес

         Рис. 2.14 Сегментная адресация в защищенном режиме


  В защищенном режиме используются также 32-разрядные регистры
управления CR0-CR3, регистры отладки DR0-DR7 и регистры проверки
TR0-TR7.
   Кроме механизма адресации 32-разрядные процессоры реализуют еще
один уровень косвенности при формировании физического адреса – стра-
ничное преобразование адресов, где базовым объектом адресации является
блок фиксированного размера (4Кбайт и/или 4 Мбайт) – страница. Фикси-
рованный размер страницы позволяет организовать эффективную систему
виртуальной памяти с заменой страниц по требованию и защитой на уров-
не страниц.
   В страничном преобразовании участвуют два типа структур: каталоги
таблиц и таблицы страниц. Их положение в памяти определяется физиче-
ским адресом, записанным в регистр управления CR3. Для включения
страничной переадресации устанавливают 31 бит (Paging) в регистре CR0.
  В защищенном режиме возможны дополнительные методы адресации.
Команды имеют длину от 1 до 15 байт. Им могут предшествовать пре-
фиксные байты. Кроме префиксов REP и SEG, введены новые префиксы:
  • размера операнда SIZ (operand SIZe), для переключения 16- и 32 –
    разрядных операндов;
  • размера адреса ADDRSIZ (ADDRess SIZe) - для переключения 16- и
    32 –разрядных адресов.
   Для новых методов адресации в формат команды добавлено поле SIB
(Scale Index Base), которое определяет масштаб, индексный и базовый ре-

Страницы