Сборник лабораторных работ по схемотехнике. Куцоконь Н.С. - 32 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

32
ЛАБОРАТОРНАЯ РАБОТА №5
Исследование комбинационных устройств
Цель работы:
1. Ознакомиться с назначением и принципом действия комбинационных
устройств;
2. Ознакомиться с практической схемой дешифратора, демультиплексора
и мультиплексора и исследовать его.
Содержание работы:
Исследование дешифратора, демультиплексора и мультиплексора в
статическом и динамическом режимах.
Краткие теоретические сведения.
Мультиплексоры
Назначение мультиплексора (от англ. Mutiplex - многократный) –
коммутировать в желаемом порядке информацию, поступающую с нескольких
входных шин на одну выходную. С помощью мультиплексора осуществляется
временное разделение информации, поступающей по разным каналам.
Мультиплексор можно уподобить бесконтактному многопозиционному
переключателю.
Мультиплексоры обладают двумя группами входов и одним, реже двумя –
взаимодополняющими выходами. К ним относятся адресные и разрешающие
(стробирующие) входы. Если мультиплексор имеет n адресных входов, то число
информационных входов будет 2
n
. Набор сигналов на адресных входах
определяет конкретный информационный вход, который будет соединен с
выходным выводом.
Разрешающий (стробирующий) вход управляет одновременно всеми
информационными входами независимо от состояния адресных входов.
Запрещающий сигнал на этом входе блокирует действие всего устройства.
Наличие разрешающего входа расширяет функциональные возможности
мультиплексора, позволяя синхронизировать его работу с работой других узлов.
Разрешающий вход употребляется также для наращивания разрядности
мультиплексоров.
Рис. 1 отражает логическую структуру реального мультиплексора «четыре
линии к одной» (4:1) – половину микросхемы ТТЛ К155КП2. Она содержит
четыре информационных входа D0 – D3, два адресных входа А и В и
разрешающий вход V. Вход А принадлежит младшему разряду, B – старшему.
Когда разрешающий вход находится под высоким потенциалом U
1вх
, один из
входов логических элементов И будет под низким и, следовательно, на их
выходах также будут нулевые уровни независимо от состояния остальных
входов. Выходной сигнал в этом случае также будет F=0.
Схема управления выполнена так, что при разрешающем сигнале на входе
V любые комбинации сигналов на адресных входах, А и В сооздают условия,
при которых на входах (а значит, и на выходах) трех логических элементов И

Страницы