Электронные промышленные устройства. Кузнецов Б.Ф. - 102 стр.

102

биты двоичной информации последовательно подаются на вход D0. Каждый бит сопровождается
отдельным тактовым импульсом, который поступает на вход синхронизации C.
      После поступления первого тактового импульса логический уровень, присутствующий на
входе D0, запоминается в первом триггере и поступает на его выход, а так как он соединѐн с вхо-
дом второго триггера, то и на его вход.
      После поступления второго тактового импульса логический уровень, присутствующий на
входе второго триггера, запоминается в нем и поступает на его выход, а так как он соединѐн с вхо-
дом третьего триггера, то и на его вход. Одновременно следующий бит запоминается в первом
триггере.
      После поступления четвертого тактового импульса в триггерах регистра будут записаны
уровни бит, которые последовательно присутствовали на входе D0. Теперь этими битами можно
воспользоваться, например, для отображения на индикаторах.




                     Рис.2.79. Временная диаграмма работы сдвигового регистра

      На рис. 2.79. вместе с логическими уровнями записываются значения бит, которые переда-
ются по соединительной линии или присутствуют на выходах сдвигового регистра.

                              2.9.3.Универсальные регистры

       Регистры сдвига выполняют обычно как универсальные последовательно-параллельные
микросхемы. Это связано с необходимостью записи в регистр параллельного двоичного кода при
преобразовании параллельного кода в последовательный.
       Переключение регистра из параллельного режима работы в последовательный и наоборот
осуществляется при помощи мультиплексора (коммутатора). Использование коммутатора позволя-
ет входы триггеров регистра либо подключать к внешним выводам микросхемы, либо подключать
к выходу предыдущего триггера.
       Двухвходовый мультиплексор можно реализовать при помощи логических элементов 2И-
2ИЛИ. Элементы И при этом работают в качестве электронных ключей, а элементы ИЛИ объеди-
няют их выходы.
       Схема универсального регистра с использованием коммутаторов на логических элементах
2И-2ИЛИ приведена на рис. 2.80.
       В этой схеме для переключения регистра из последовательного режима работы в параллель-
ный используется вывод V. Подача на этот вход единичного потенциала превращает схему в парал-
лельный регистр. При этом на входы ключей, подключенных к информационным входам D, пода-
ѐтся единичный потенциал. Это приводит к тому, что сигналы с входов параллельной записи дан-
ных поступают на входы логических элементов ИЛИ, а на входы ключей, подключенных к выхо-
дам предыдущих триггеров, подаются нулевые потенциалы. То есть на выходах этих ключей будут
присутствовать нулевые потенциалы, и они не будут мешать работе.
       Подача на вход V нулевого потенциала приводит к отключению входов параллельных дан-
ных от входов триггеров. Сигналы же с выхода предыдущего триггера свободно проходит через