Электронные промышленные устройства. Кузнецов Б.Ф. - 58 стр.

UptoLike

ВУЗ: 

АГТА | Ангарск

Составители: 

Рубрика: 

58
2.2.3. Эмиттерно-связанная логика
Эмиттерно-связанная логика (ЭСЛ) (англ. ECL - Emitter-Сoupled Logic) — семейство циф-
ровых интегральных микросхем на основе дифференциальных транзисторных каскадов. ЭСЛ яв-
ляется самой быстродействующей из всех типов логики, построенной на биполярных транзисто-
рах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в ре-
жим насыщения, выход из которого замедлен. Низкие значения логических перепадов в ЭСЛ-
логике способствуют снижению влияния на быстродействие паразитных ѐмкостей.
Рис.2.13. Принципиальная схема типового 3ИЛИ-НЕ элемента ЭСЛ микросхемы
Базовый элемент ЭСЛ-логики — схема потенциального сравнения, выполнений на транзи-
сторах. Схема представляет собой транзисторы, соединѐн-
ные эмиттерами и подключенные к корпусу (или питанию)
через резистор. При этом транзистор у которого напряже-
ние на базе выше пропускает через себя основной ток. Как
правило один транзистор в схеме сравнения подключен к
опорному уровню, равному напряжению логического поро-
га, а остальные транзисторы являются входами. Выходные
цепи схемы сравнения поступают на усилительные транзи-
сторы, а с них — на выходные эмиттерные повторители.
Изготовители ЭСЛ-схем используют чаще всего от-
рицательное напряжение питания - 5.0 В. Положительный
полюс источника питания заземляется. Отрицательное
напряжение питания улучшает помехоустойчивость.
Микросхемы ЭСЛ логики применяются в тех случа-
ях, когда основным критерием выбора являеться частота.
2.2.4. Логика на комплементарных МОП транзисторах
Комплементарная логика на транзисторах металл-оксид-полупроводник (КМОП)(англ.
CMOS -Complementary-Symmetry Metal-Oxide Semiconductor) строятся на основе МОП транзисто-
ров с n- и p-каналами. Один и тот же потенциал открывает транзистор с n-каналом и закрывает
транзистор с p-каналом.
Принципиальная схема элемента 2И-НЕ, выполненного на комплементарных МОП транзи-
сторах приведена на рис 2.15.
В этой схеме можно было бы применить в верхнем плече обыкновенный резистор, однако
при формировании низкого уровня схема постоянно потребляла бы ток. Вместо этого, в качестве
нагрузки используются p-МОП транзисторы. Эти транзисторы образуют активную нагрузку. Если
на выходе требуется сформировать высокий потенциал, то транзисторы открываются, а если низ-
кий - то закрываются.
Рис.2.14. Уровни логических сиг-
налов ЭСЛ микросхем с питани-
ем -5 В 
58

                             2.2.3. Эмиттерно-связанная логика

      Эмиттерно-связанная логика (ЭСЛ) (англ. ECL - Emitter-Сoupled Logic) — семейство циф-
ровых интегральных микросхем на основе дифференциальных транзисторных каскадов. ЭСЛ яв-
ляется самой быстродействующей из всех типов логики, построенной на биполярных транзисто-
рах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в ре-
жим насыщения, выход из которого замедлен. Низкие значения логических перепадов в ЭСЛ-
логике способствуют снижению влияния на быстродействие паразитных ѐмкостей.




           Рис.2.13. Принципиальная схема типового 3ИЛИ-НЕ элемента ЭСЛ микросхемы
        Базовый элемент ЭСЛ-логики — схема потенциального сравнения, выполнений на транзи-
                                      сторах. Схема представляет собой транзисторы, соединѐн-
                                      ные эмиттерами и подключенные к корпусу (или питанию)
                                      через резистор. При этом транзистор у которого напряже-
                                      ние на базе выше пропускает через себя основной ток. Как
                                      правило один транзистор в схеме сравнения подключен к
                                      опорному уровню, равному напряжению логического поро-
                                      га, а остальные транзисторы являются входами. Выходные
                                      цепи схемы сравнения поступают на усилительные транзи-
                                      сторы, а с них — на выходные эмиттерные повторители.
                                             Изготовители ЭСЛ-схем используют чаще всего от-
                                      рицательное напряжение питания - 5.0 В. Положительный
     Рис.2.14. Уровни логических сиг- полюс источника питания заземляется. Отрицательное
     налов ЭСЛ микросхем с питани-    напряжение питания улучшает помехоустойчивость.
                  ем -5 В                    Микросхемы ЭСЛ логики применяются в тех случа-
                                      ях, когда основным критерием выбора являеться частота.


                  2.2.4. Логика на комплементарных МОП транзисторах

       Комплементарная логика на транзисторах металл-оксид-полупроводник (КМОП)(англ.
CMOS -Complementary-Symmetry Metal-Oxide Semiconductor) строятся на основе МОП транзисто-
ров с n- и p-каналами. Один и тот же потенциал открывает транзистор с n-каналом и закрывает
транзистор с p-каналом.
       Принципиальная схема элемента 2И-НЕ, выполненного на комплементарных МОП транзи-
сторах приведена на рис 2.15.
       В этой схеме можно было бы применить в верхнем плече обыкновенный резистор, однако
при формировании низкого уровня схема постоянно потребляла бы ток. Вместо этого, в качестве
нагрузки используются p-МОП транзисторы. Эти транзисторы образуют активную нагрузку. Если
на выходе требуется сформировать высокий потенциал, то транзисторы открываются, а если низ-
кий - то закрываются.

Страницы