Электронные промышленные устройства. Кузнецов Б.Ф. - 73 стр.

                                                                                          73



       Условно-графическое изображение демультиплексора приведено на рис. 2.42.
                                               В МОП микросхемах не существует отдельных
                                         микросхем демультиплексоров, так как МОП мульти-
                                         плексоры, описанные ранее по информационным сигна-
                                         лам не различают вход и выход, т.е. направление рас-
                                         пространения информационных сигналов, точно также
                                         как и в механических ключах, может быть произволь-
                                         ным. Если поменять входы и выход местами, то КМОП
  Рис. 2.42. Условно графическое обозна- мультиплексоры будут работать в качестве демульти-
   чение демультиплексора с четырьмя     плексоров. Поэтому их часто называют просто коммута-
                 выходами.               торами.


                                                        2.5.5. Сумматоры

       Сумматоры предназначены для выполнения операций сложения и вычитания двоичных чи-
сел, а также используются при построении цифровых устройств для производства более сложных
арифметических операций и в различных электронных устройствах обработки информа-
ции.Двоичным параллельным сумматором называется схема, производящая вычисление суммы
двух двоичных -разрядных чисел при одновременной подаче всех их разрядов. Реализацию
арифметической операции сложения (и вычитания)рассмотрим для целых двоичных чисел, что
упрощает изложение материала. Целые положительные -разрядных двоичные числа будем обо-
значать через:
                                                 и
       Так как при сложении может появиться необходимость переноса единицы в следующий
старший разряд, схемадолжна иметь два выхода: сумму ( -Sum) и перенос ( -Carry).
       В зависимости от количества входов и выходов различают следующие виды сумматоров:
        четвертьсумматоры, характеризующиеся наличием двух входов, на которые подаются
   два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
        полусумматоры, характеризующиеся наличием двух входов, на которые подаются одно-
   имѐнные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в
   данном разряде, а на другом - перенос в следующий (старший разряд);
        полные одноразрядные двоичные сумматоры, характеризующиеся наличием трѐх входов,
   на которые подаются одноимѐнные разряды двух складываемых чисел и перенос из предыду-
   щего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сум-
   ма в данном разряде, а на другом - перенос в следующий (более старший разряд).
       В соответствии с приведенной классификацией простейшим двоичным суммирующим эле-
ментом является четвертьсумматор. Происхождение названия этого элемента следует из того, что
он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравне-
нию с полным двоичным одноразрядным сумматором. Наиболее известны для данной схемы
названия: элемент "сумма по модулю 2" и элемент "исключающее ИЛИ". Работу ее отражает соот-
ветствующее уравнение:

      Схема имеет два входа и для двух слагаемых и один выход для суммы. На рис. 2.43 по-
казана реализация четверьсумматора в различных базисах и его условное графическое обозначе-
ние.