Конспект лекций по курсам "Проектирование центральных и периферийных устройств ЭВС", "Микропроцессоры и ЭВМ в микросистемах". Лукьяненко Е.Б. - 20 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

микроконтроллера
Схема вывода порта
VCC
DDRXn
PortXn
S3
Шина
R
данных
S1
"0"
S2
PinXn
"0"
Вывод
Рис. 20
Буква X соответствует любому порту ввода/вывода: A, B, C, D. Номера разря-
дов 0…7 внутри регистра представлены буквой n. Например: DDRA1.
Положение ключей S1…S3 на рис. 20 соответствуют сигналам низкого уровня
на выходах регистров DDRXn и PortXn.
Для обращения к портам служат три регистра: DDRX, PortX и PinX.
Регистр направления передачи данных – DDRX.
Определяет назначение вывода порта: вход или выход.
а). Если разряд”n” в регистре DDRXn имеет низкий уровень (логический “0”),
то вывод сконфигурирован как вход. При этом ключ S3 разомкнут и отделяет
регистр PortXn от вывода PinXn. Подключением подтягивающего резистора R
управляет регистр PortXn. Если на выходе PortXn логический “0”, то ключ S2
разомкнут и подтягивающий резистор отключен. Если на выходе PortXn логиче-
ская “1”, то ключ S2 замкнут и к выводу PinXn подключен подтягивающий рези-
стор. Входной сигнал передается через буфер на шину данных.
б). Если разряд”n” в регистре DDRXn имеет высокий уровень (логическая
“1”), то вывод сконфигурирован как выход. При этом ключ S3 замкнут и подклю-
чает регистр PortXn к выводу PinXn. Ключ S1 разомкнут и отключает подтягива-
ющий резистор от вывода PinXn. Приэтом в регистр PortXn записывается значе-
ние, подлежащее выводу (0 или 1).
в). С помощью управляемых буферов (треугольники на схеме) при подаче на
них управляющего сигнала “логическая 1” можно считать в шину данных состоя-
ние регистров DDRXn, PortXn, PinXn.
Все конфигурации управления портом показаны в таблице1.
20

Страницы