Составители:
рис.40. Последовательность состояний 1-битного сигма-дельта
АЦП при входных напряжениях 0.6 и 0 В.
Пусть постоянная времени интегрирования интегратора чис-
ленно равна периоду тактовых им пульсов. В нулевом периоде выход-
ное напряжение интегратора сбрасывается в нуль. На выходе ЦАП
также устанавливается нулевое напряжение. Затем схема проходит
через показанную в Таблице последовательность состояний.
В тактовые периоды 2 и 7 состояния системы идентичны, так
как при неизменном входном сигнале = о.б в цикл работы занимает
пять тактовых периодов. Усреднение выходного сигнала ЦАП за цикл
действительно дает величину напряжения 0.6 В:
(1—1 + 1 + 1 + 1)/5=0.6.
для формирования выходного кода такого преобразователя не-
обходимо каким-либо образом преобразовать последовательность би-
тов на выходе компаратора в последовательный или параллельный
двоичный позиционный код. В простейшем случае это можно сделать
с помощью двоичного счетчика. Возьмем в нашем примере 4-
разрядный счетчик. Подсчет битов на выходе компаратора за 16- такт-
46
Страницы
- « первая
- ‹ предыдущая
- …
- 44
- 45
- 46
- 47
- 48
- …
- следующая ›
- последняя »
