ВУЗ:
Составители:
158
темой команд х86, в связи с чем архитектура получила название
Х86-64.
Основные преимущества архитектуры х86-64 следующие:
– обратная совместимость с инструкциями х86;
– 64-битные версии регистров общего назначения;
– 8 новых РОН, доступных только для 64-битных прило-
жений;
– увеличение объема адресуемой памяти;
– высокая производительность 32-битных приложений,
поддержка 64-битных приложений.
Создавая новую архитектуру, разработчики компании
AMD стремились повысить производительность микропроцес-
сора не только за счет увеличения тактовой частоты или числа
вычислительных блоков, но и за счет повышения степени их за-
грузки. С этой целью в микропроцессор внесены следующие из-
менения:
– увеличена длина вычислительных конвейеров: целочис-
ленного конвейера – до 12 стадий, с плавающей точкой – до 17
стадий;
– встроен контроллер памяти;
– усовершенствован блок предсказания ветвлений;
– встроен когерентный интерфейс HyperTransport.
Встроенный когерентный интерфейс HyperTransport обес-
печивает возможность использования Hammer в мультипроцес-
сорной конфигурации.
Улучшение блока предсказания ветвлений заключается в
выявлении и учете информации о типе ветвлений: статическое
ветвление, т.е. адрес перехода не изменяется, или динамическое.
Различия процессоров для одно- и многопроцессорных
конфигураций заключаются в основном в размере кэш-памяти
второго уровня и числе портов интерфейса HyperTransport.
темой команд х86, в связи с чем архитектура получила название
Х86-64.
Основные преимущества архитектуры х86-64 следующие:
– обратная совместимость с инструкциями х86;
– 64-битные версии регистров общего назначения;
– 8 новых РОН, доступных только для 64-битных прило-
жений;
– увеличение объема адресуемой памяти;
– высокая производительность 32-битных приложений,
поддержка 64-битных приложений.
Создавая новую архитектуру, разработчики компании
AMD стремились повысить производительность микропроцес-
сора не только за счет увеличения тактовой частоты или числа
вычислительных блоков, но и за счет повышения степени их за-
грузки. С этой целью в микропроцессор внесены следующие из-
менения:
– увеличена длина вычислительных конвейеров: целочис-
ленного конвейера – до 12 стадий, с плавающей точкой – до 17
стадий;
– встроен контроллер памяти;
– усовершенствован блок предсказания ветвлений;
– встроен когерентный интерфейс HyperTransport.
Встроенный когерентный интерфейс HyperTransport обес-
печивает возможность использования Hammer в мультипроцес-
сорной конфигурации.
Улучшение блока предсказания ветвлений заключается в
выявлении и учете информации о типе ветвлений: статическое
ветвление, т.е. адрес перехода не изменяется, или динамическое.
Различия процессоров для одно- и многопроцессорных
конфигураций заключаются в основном в размере кэш-памяти
второго уровня и числе портов интерфейса HyperTransport.
158
Страницы
- « первая
- ‹ предыдущая
- …
- 156
- 157
- 158
- 159
- 160
- …
- следующая ›
- последняя »
