Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 39 стр.

     Устройство шинного интерфейса (или просто шинный
интерфейс) содержит блок сегментных регистров, указатель ко-
манд, сумматор адресов, очередь команд и буферы, обеспечи-
вающие связь с шиной. Шинный интерфейс выполняет опера-
ции обмена между МП и памятью или портами ввода-вывода по
запросам операционного устройства. Когда операционное уст-
ройство занято выполнением команды, шинный интерфейс са-
мостоятельно инициирует опережающую выборку кодов оче-
редных команд из памяти.
     Очередь команд представляет собой набор байтовых реги-
стров и выполняет роль регистра команд, в котором хранятся
коды, выбранные из программной памяти. Длина очереди со-
ставляет 6 байт, что соответствует максимально длинному фор-
мату команд. Наличие очереди команд, а также способность
операционного устройства и шинного интерфейса работать па-
раллельно позволяют совместить во времени фазы выборки ко-
манды и выполнения заданной операции: пока одна команда ис-
полняется
в операционном устройстве, шинный интерфейс осуществляет
выборку следующей команды. Таким образом, достигаются вы-
сокая плотность загрузки шины и повышение скорости выпол-
нения программы. Пример, иллюстрирующий реализацию опи-
санного конвейерного принципа, показан на рис. 2.4, где Т1 обо-
значает холостые такты работы шины, когда очередь команд за-
полнена, а операционное устройство занято выполнением теку-
щей команды и не запрашивает выполнения цикла шины.




         Рис. 2.4. Пример конвейерного выполнения команд

     Шинный интерфейс инициирует выборку следующего ко-
мандного слова автоматически, как только в очереди освободят-
ся два байта. Как правило, в очереди находится минимум один

                               39