Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 47 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

47
который идентифицирует выбор пространства ввода-вывода и
в совокупности с сигналами WR и RD позволяет сформировать
системные сигналы IOW и IOR для управления операциями за-
писи данных в порт и чтения из порта.
Команды IN и OUT могут использовать прямую адреса-
цию, когда адрес порта содержится в виде константы во втором
байте команды, и косвенную адресацию, когда адрес располага-
ется
в регистре DX. В первом случае можно адресовать по 256 пор-
тов для ввода и вывода данных. Во втором обеспечивается ад-
ресное пространство до 64К 8-битовых портов или до 32К 16-
битовых портов. Косвенная адресация позволяет вычислять ад-
реса портов при выполнении программы и удобна при организа-
ции вычислительных циклов для обслуживания нескольких пор-
тов с помощью одной процедуры.
Восемь ячеек F8–FF в пространстве ввода-вывода зарезер-
вированы для системных целей, и использовать их в приклад-
ных программах не рекомендуется.
При втором способе адреса портов размещаются в общем
адресном пространстве, и обращение к ним не отличается от об-
ращения к ячейкам памяти. Это повышает гибкость программи-
рования, так как для ввода-вывода можно использовать любую
команду с обращением к памяти при любом способе адресации.
Так, команда MOV позволяет передавать данные между любым
общим регистром или ячейкой памяти и портом ввода-вывода, а
логические команды AND, OR, XOR и TEST позволяют манипу-
лировать битами в регистре порта. Однако при этом следует
учитывать, что команды с обращением к памяти имеют больший
формат и выполняются дольше, чем простые команды IN и OUT.
Микропроцессор может передавать по шине байт или сло-
во в/из внешнего устройства. Чтобы слово передавалось за один
цикл шины, адрес ВУ должен быть четным. Адрес байтового ВУ
может быть четным или нечетным, и соответственно порты этих
внешних устройств подключаются к линиям младшего и стар-
шего байта шины данных. Для раздельного обращения к этим 
который идентифицирует выбор пространства ввода-вывода и
в совокупности с сигналами WR и RD позволяет сформировать
системные сигналы IOW и IOR для управления операциями за-
писи данных в порт и чтения из порта.
      Команды IN и OUT могут использовать прямую адреса-
цию, когда адрес порта содержится в виде константы во втором
байте команды, и косвенную адресацию, когда адрес располага-
ется
в регистре DX. В первом случае можно адресовать по 256 пор-
тов для ввода и вывода данных. Во втором обеспечивается ад-
ресное пространство до 64К 8-битовых портов или до 32К 16-
битовых портов. Косвенная адресация позволяет вычислять ад-
реса портов при выполнении программы и удобна при организа-
ции вычислительных циклов для обслуживания нескольких пор-
тов с помощью одной процедуры.
      Восемь ячеек F8–FF в пространстве ввода-вывода зарезер-
вированы для системных целей, и использовать их в приклад-
ных программах не рекомендуется.
      При втором способе адреса портов размещаются в общем
адресном пространстве, и обращение к ним не отличается от об-
ращения к ячейкам памяти. Это повышает гибкость программи-
рования, так как для ввода-вывода можно использовать любую
команду с обращением к памяти при любом способе адресации.
Так, команда MOV позволяет передавать данные между любым
общим регистром или ячейкой памяти и портом ввода-вывода, а
логические команды AND, OR, XOR и TEST позволяют манипу-
лировать битами в регистре порта. Однако при этом следует
учитывать, что команды с обращением к памяти имеют больший
формат и выполняются дольше, чем простые команды IN и OUT.
      Микропроцессор может передавать по шине байт или сло-
во в/из внешнего устройства. Чтобы слово передавалось за один
цикл шины, адрес ВУ должен быть четным. Адрес байтового ВУ
может быть четным или нечетным, и соответственно порты этих
внешних устройств подключаются к линиям младшего и стар-
шего байта шины данных. Для раздельного обращения к этим

                             47

Страницы