Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 7 стр.

      RISC – Reduced (Restricted) Instruction Set Computer –
процессоры (компьютеры) с сокращенной системой команд.
В этих процессорах используются отдельные наборы команд для
работы с памятью и отдельные наборы команд для преобразова-
ния информации в регистрах процессора. Каждая такая команда
единообразно разбивается на небольшое количество этапов с
одинаковым временем исполнения (выборка команды, дешиф-
рация команды, исполнение, запись результата), что позволяет
строить эффективный конвейер процессора, способный каждый
такт выдавать результат исполнения очередной команды.
      После обособления RISC-процессоров в отдельный класс
процессоры с традиционными наборами команд стали называть-
ся CISC-процессорами. CISC – Complex Instruction Set Com-
puting – процессоры (компьютеры) с полным набором инструк-
ций, к которым относится и семейство Intel х86. Как правило, в
этих процессорах команды имеют много разных форматов и тре-
буют для своего представления различного числа ячеек памяти.
Это обусловливает определение типа команды в ходе ее дешиф-
рации при исполнении, что усложняет устройство управления
процессора и препятствует повышению тактовой частоты до
уровня, достижимого в RISC-процессорах на той же элементной
базе.
      Очевидно, что RISC-процессоры эффективны в тех облас-
тях применения, в которых можно продуктивно использовать
структурные способы уменьшения времени доступа к оператив-
ной памяти. Если программа генерирует произвольные последо-
вательности адресов обращения к памяти и каждая единица дан-
ных используется только для выполнения одной команды, то
фактически производительность процессора определяется вре-
менем обращения к основной памяти. В этом случае использо-
вание сокращенного набора команд только ухудшает эффектив-
ность, так как требует пересылки операндов между памятью и
регистром вместо выполнения команд типа «память, память –
память». Программист должен учитывать необходимость ло-
кального размещения обрабатываемых данных, чтобы при пере-
сылках между уровнями памяти по возможности все данные пе-

                              7