Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 91 стр.

ляющих функций, включая пакетные передачи, непакетные пе-
редачи (одно- и многотактные), арбитраж шины (запрос шины,
захват шины, подтверждение захвата шины, блокировка шины,
псевдоблокировка шины и отступление шины). Два программ-
но-управляемых выхода обеспечивают кэширование страниц по
тактам. Предусмотрены один вход и один выход для управления
пакетными считываниями;
     6) схемы формирования и контроля паритета (четности), с
помощью которых бит паритета формируется при записи и кон-
тролируется при считывании. Сигнал ошибки фиксирует ошиб-
ку паритета при считывании;
     7) схемы управления кэш-памятью поддерживают опера-
ции управления и согласования кэш-памяти. Три входа позво-
ляют внешней системе управлять согласованностью данных,
хранимых во внутренней кэш-памяти. Два специальных цикла
шины предоставляют процессору возможность управлять согла-
сованностью внешней кэш-памяти.
     В ходе предвыборки команд шинный интерфейс считывает
команды с шины процессора и передает их в устройство пред-
выборки команд и кэш-память. Устройство предвыборки команд
после этого может получать команды непосредственно из кэш-
памяти.
     Шинный интерфейс имеет временные регистры для буфе-
рирования до четырех 32-битных передач записи в память.
Можно буферировать адреса, данные или управляющую инфор-
мацию. После буферирования запроса записи внутреннее уст-
ройство, сформировавшее запрос, освобождается для продолже-
ния обработки. Если не ожидается запрос с более высоким при-
оритетом и шина свободна, на шине процессора сразу же ини-
циируется цикл записи. Когда заполнены все четыре буфера за-
писи, все последующие передачи записи ожидают в процессоре
освобождения буфера записи.
     Шинный интерфейс может пропускать ожидающие запро-
сы считывания вперед буферированных записей. Объясняется
это тем, что ожидающие считывания могут задержать работу
внутреннего устройства, а ожидающие записи не оказывают за-
                            91