Классификация и организация вычислительных систем. Михайлов Б.М - 68 стр.

приступает к выполнению программы, транслируя в МПр по широковещательной
шине соответствующие SIMD-команды.
     Рассматривая массив процессоров, следует учитывать, что для хранения мно-
жественных наборов данных в нем, помимо множества процессоров, должно
присутствовать сеть взаимосвязей, как между процессорами, так и между
процессорами и модулями памяти. Таким образом, под термином массив процессоров
понимают блок, состоящий из процессоров, модулей памяти и сети соединений.
     Дополнительную гибкость при работе с рассматриваемой системой обеспечи-
вает механизм маскирования, позволяющий привлекать к участию в операциях лишь
определенное подмножество из входящих в массив процессоров. Маскирование
реализуется как на стадии компиляции, так и на этапе выполнения, при этом
процессоры, исключенные путем установки в ноль соответствующих битов маски, во
время выполнения команды простаивают.
     Контроллер массива процессоров выполняет последовательный программный
код, реализует команды ветвления программы, транслирует команды и сигналы
управления в процессорные элементы. Рисунок 2.13 иллюстрирует одну из возмож-
ных реализаций КМП.




         Рисунок 2.13 - Модель контроллера массива процессоров


     При загрузке из ИВМ программа через интерфейс ввода/вывода заносится в
оперативное   запоминающее    устройство   КМП    (ОЗУ   КМП).   Команды     для
процессорных элементов и глобальная маска, формируемая на этапе компиляции, так-